以色列，米格达勒埃梅克，2025年11月12日——高价值模拟半导体解决方案代工厂商Tower Semiconductor（纳斯达克股票代码：TSEM）今日宣布，将其成熟且已投入量产的300mm晶圆键合技术平台进行战略性扩展。该技术最初为BIS传感器开发，现成功应用于公司先进的硅光子和锗硅BiCMOS工艺平台，实现异质三维集成电路集成，并获得Cadence设计工具对全系列堆叠平台技术的全面支持。这项新技术标志着晶圆级三维集成领域迈出重要一步，它首次实现了多工艺设计工具包的同步协同应用，将应用场景从图像传感延伸至更广阔领域，有效满足数据中心应用对紧凑型高性能系统日益增长的市场需求。

Tower凭借多年在200mm与300mm晶圆上的高产量堆叠传感器制造经验，其晶圆键合技术现可实现不同晶圆（如硅光子芯片与锗硅电子集成电路）的堆叠，从而构建完整的晶圆级三维集成电路。该技术将不同工艺平台的特定功能集成至单一高密度芯片，以更小的尺寸实现更强的功能与性能。此项晶圆级三维集成电路技术支持CPO等新兴应用领域，通过融合光子集成电路与电子集成电路，实现紧凑高效的高性能集成。

Tower Semiconductor CEO Marco Racanelli博士表示：

Tower在CMOS图像传感器领域积累的大规模晶圆堆叠经验，为新一代三维集成技术奠定了坚实基础。随着300mm晶圆键合工艺现可支持多技术平台的三维集成电路，我们正助力客户实现CPO所需的全新性能水平、功能集成度与密度突破。

Tower已成功验证其晶圆键合工艺的精确对准能力与可靠性。在工艺技术之外，公司与Cadence设计系统合作扩展了Virtuoso Studio异构集成设计流程——该工具可在统一设计环境中实现多工艺技术的协同仿真与验证。这套增强型设计支持方案现已作为参考流程向客户开放。

Tower Semiconductor客户设计支持 副总裁Samir Chaudhry博士补充道：

Tower与Cadence携手打造了面向多技术堆叠芯片的完整设计流程。设计人员可在一个Cadence设计项目中，对基于多技术平台构建的三维集成电路及晶圆键合芯片进行布局规划、连接性检查和全面仿真。这套与Tower锗硅BiCMOS及硅光子工艺设计工具包兼容的新型三维集成电路设计流程，已获得双方公司的全面支持，将大幅提升复杂多技术芯片项目的一次流片成功率。

Cadence定制设计与系统设计分析产品 管理副总裁Ashutosh Mauskar表示：

Cadence与Tower已建立长达二十余年的合作，成功地为双方共同的模拟集成电路客户实现了复杂设计的一次流片成功。对支持采用Tower技术的光子/电子集成电路子系统实现芯片-晶圆与晶圆-晶圆应用的异构集成流程的验证，意味着客户可依托这一稳健统一的技术流程，按时交付高品质产品。