1.西安交大周迪教授团队在聚合物电介质储能领域取得新进展

2.北京大学电子学院邱晨光-彭练矛团队研制出国际上最低功耗铁电晶体管

3.中国科学院半导体所在大规模单片集成高速光互连研究方面取得新进展

1.西安交大周迪教授团队在聚合物电介质储能领域取得新进展

聚合物电介质凭借其卓越的高压稳定性、快速充放电动力学及良好的失效保护机制，被视为现代电力电子与能源系统薄膜电容器的核心材料。然而，其在高温环境下的漏电流激增、效率骤减及电击穿失效，严重制约了在极端环境下的实际部署，这些问题源于载流子在电-热耦合场下的非线性输运限制。针对这一挑战，西安交通大学周迪教授团队提出了一种多级异质界面工程策略：通过构建晶格互锁的异质界面实现功能化集成，成功打破了介电材料设计中“陷阱”与“势垒”不可兼得的传统权衡。

该研究特别聚焦于解析功函数失配诱导的能带弯曲、内建电场的形成及其对载流子动力学的精准调控机制，构建了一个集“阻挡注入、引导路径、深度捕获”于一体的协同框架。利用第一性原理计算、有限元模拟和先进表征技术，阐明了多级界面在抑制焦耳热、扭曲电树枝生长路径及增强界面极化中的核心作用，为开发兼具高能量密度与卓越热稳定性的聚合物电介质奠定了理论基础。该研究通过深度融合微观界面电子结构与宏观储能表现，有效突破了高功率应用中的性能瓶颈，为该材料在电动汽车逆变器及集成电容器系统等领域的规模化应用提供了可能。同时，这一创新成果也为研发下一代高能量密度、耐高温、长寿命的聚合物薄膜电容器确立了普适性的设计范式。

电介质材料的设计理念、以及微观结构特征

相关研究成果以《多级异质界面工程打破高能量密度聚合物电介质中“陷阱-势垒”的权衡限制》（Multilevel Heterointerface Engineering Breaks the Trap-Barrier Trade-Off in High-Energy-Density Polymer Dielectrics）为题发表于《先进材料》（Advanced Materials）期刊。

西安交通大学电信学部电子科学与工程学院博士研究生刘阳为论文第一作者，电子学院周迪教授、刘增辉副教授，电气学院刘文凤教授、周垚教授为论文共同通讯作者。该工作得到了同济大学翟继卫教授，巴塞罗那大学Joan Ramon Morante Lleonart教授、加泰罗尼亚能源研究所Jordi Jacas教授、Andreu Cabot教授等多位领域专家的指导。该研究得到了国家重点研发计划、国家自然科学基金委项目等资助。论文感谢西安交通大学国际电介质研究中心（ICDR）和西安交通大学高性能计算平台的支持。

团队主页：http://gr.xjtu.edu.cn/web/zhoudi1220 。

文章链接: https://doi.org/10.1002/adma.202517624（西安交通大学）

2.北京大学电子学院邱晨光-彭练矛团队研制出国际上最低功耗铁电晶体管

北京大学在非易失性存储器领域取得突破性进展。电子学院邱晨光-彭练矛团队首次提出“纳米栅超低功耗铁电晶体管”。团队通过精巧设计铁电存储的器件结构，引入纳米栅极电场汇聚增强效应，研制出可在0.6V超低电压下工作的铁电晶体管，能耗降低至0.45 fJ/μm，并且将物理栅长缩减到1纳米极限，为国际上迄今尺寸最小、功耗最低的铁电晶体管，为构建高性能亚1纳米节点芯片和高算力AI芯片架构提供了更具潜力的新物理机制存储器件。该突破性成果以“Nanogate ferroelectric transistors with ultralow operation voltage of 0.6 V ”为题，在线发表于Science子刊《科学·进展》(Science Advances)。

文章截图

逻辑器件和存储器件是构建集成电路的两大底层元器件。逻辑单元构成芯片的“运算与控制中枢”，存储单元构成芯片的“数据仓库”，两者占集成电路市场规模的70%以上。在摩尔定律的驱动下，逻辑晶体管通过制程微缩和架构迭代，性能不断提升，当前业界已实现2纳米节点逻辑芯片量产，并且CMOS晶体管在0.7V的低电压下工作。然而相比之下，非易失性存储器几十年来性能发展相对滞后，主流的非易失性Flash存储技术难以微缩到先进节点；最为关键的是，Flash存储需要在5V以上高电压下完成数据擦写。因此，现有芯片必须在逻辑单元和非易失存储之间集成升降压电路以完成工作电压转换，这带来了额外面积开销、能耗增加等一系列问题。更为重要的是，现代AI芯片架构的核心在于数据流优化，逻辑和存储之间的电压不匹配直接导致数据交互不畅通，严重拖累了AI芯片算力，并大幅增加了能耗。

逻辑与存储芯片的电压演进与业界兼容的纳米栅铁电存储结构展望

铁电晶体管利用铁电材料的极化翻转实现数据存储，是后摩尔芯片技术中极具潜力的半导体存储器，受到学术界和业界广泛关注。凭借极化双稳态存储机制和三端晶体管结构，有望构建非易失性存算一体架构，实现存储与高速计算的完美结合，是破解“存储墙”和实现人工智能底层架构革新的关键新技术。然而迄今为止，受限于平板铁电体矫顽电压的物理限制，传统铁电晶体管仍需用1.5V以上电压实现铁电极化翻转和数据擦写。尽管优于Flash，但常规铁电晶体管理论上无法降低电压到0.7V以下，即无法匹配到逻辑电压水平。如何实现亚0.7V的超低电压存储技术，是突破存储墙瓶颈和提升AI芯片算力的关键。

纳米栅铁电晶体管的超低电压电学表征

在本工作中，邱晨光-彭练矛团队首次提出“纳米栅铁电晶体管结构”和“纳米栅极电场增强机理”。通过优化器件结构，巧妙地将栅电极尺寸缩小到纳米极限尺度。利用纳米栅的尖端电场汇聚效应，在铁电层中构建了高度局域化的强电场汇聚区，有效地放大了局部电场强度，大幅降低铁电极化翻转电压，超越了常规平板铁电体的矫顽电压极限，打破了“低电压与高矫顽电场不可兼得”的固有认知，实现了0.6V超低工作电压，将铁电存储电压降低到和逻辑电压相当水平。研制的铁电晶体管能耗水平低至0.45 fJ/μm，领先国际已有报道一个数量级，存储速度接近1纳秒。该研究在国际上首次发现铁电晶体管具有反常的尺寸微缩优势，即物理栅长微缩到极限1纳米时显著汇聚并增强了电场，极小栅极尺寸有效改善了铁电存储特性，充分表明铁电存储器在构建未来亚纳米节点芯片具有显著优势。

纳米栅铁电晶体管的超低功耗机理分析

审稿人认为，利用纳米尺度场汇聚机理来实现超低电压存储的概念颇具新意，该器件打破了常规平板铁电体的矫顽电压极限，展现出优异的存储性能，首次在铁电存储器中实现了与逻辑晶体管电压的兼容，该研究结果对构建更高效存储芯片有重要意义。

纳米栅极电场增强效应对优化铁电晶体管的设计具有普适性指导意义，可扩展至广泛铁电材料体系。未来通过原子层沉积等标准CMOS工艺有望研发出业界兼容的超低功耗铁电存储芯片。基于这项新机理已率先申请兼容业界NAND结构和嵌入式SOC架构的关联专利集合，形成具有完全自主知识产权的“纳米栅超低功耗铁电晶体管”结构和工艺技术体系(中国专利：202511671105.4 / 202511672017.6 / 202511674034.3)，助力我国在新型存储领域打破国外技术壁垒，推动国产存储芯片和人工智能芯片底层硬件架构创新。

北京大学电子学院邱晨光长聘副教授、彭练矛院士、徐琳博士为论文通讯作者，北京大学电子学院博士后孟德欢、博士研究生马学周、沈子卓为论文共同第一作者。研究得到国家重点研发计划、国家自然科学基金委卓越研究群体项目、优青项目、重点项目、腾讯科学探索奖、阿里巴巴达摩院青橙奖等资助。（北京大学）

3.中国科学院半导体所在大规模单片集成高速光互连研究方面取得新进展

近年来，人工智能、万物互联、大数据等领域取得重大进展，带动全球数据流量呈现指数级增长，并对高性能的互连能力提出迫切需求。硅基光电集成作为光与电深度融合的革新性技术，是实现互连技术向高带宽、低延迟、高能效和轻量化方向跨越发展的重要途径。例如，在高性能分布式计算系统中，硅基光I/O是突破传统电I/O限制，满足CPU、GPU矩阵间高速互连需求的有效方法。然而，目前硅基光电集成还面临结构复杂、成本高、难以大规模制备等问题，单片集成还需突破高效发光、损耗抑制等瓶颈，导致现有公开报道中尚未见能够有效解决上述问题的技术方面。

近期，半导体所固态光电信息技术实验室杨涛和杨晓光研究员团队在大规模单片集成高速光互连方面取得新进展。团队提出在硅基外延量子点平台上开展可自由定义的单元器件和功能模块制备，并实现大规模硅基单片集成光互联的创新策略。在CMOS兼容硅衬底上外延出含8层InAs/GaAs量子点结构的晶圆，同时制备用于信号发射与接收的直调激光器、波导型光电探测器及集成互联结构。高速带宽信号测试表明激光器和探测器的最大3-dB带宽分别为4.5 GHz和2.02 GHz。NRZ编码信号测试表明，激光器的直调速率可达12.5 Gbit/s，探测器的数据接收能力为5 Gbit/s。在此基础上，基于自由空间光耦合集成结构实现了高速信号互连，速率可达1.01 GHz。

该研究成果以Large-Scale Monolithically-Integrated High-Speed Interconnect Chips via Direct Growth of InAs/GaAs Quantum Dot Lasers and Photodetectors on Si(001)为题，发表于《激光与光子学评论》（Laser & Photonics Reviews），半导体所博士生王胜林为第一作者，杨晓光研究员和杨涛研究员为通讯作者，陆丹研究员在器件测试上提供了重要支持。该研究得到国家自然科学基金重点项目（62334007，62035012）等资助。

图1 具备丰富功能的大规模硅基片上集成量子点光互联系统

图2 硅基片上集成量子点激光器与探测器互联结构示意图

图3 硅基光互连测试结果。激光器的输出曲线及探测器响应到的光电流曲线，激光器尺寸分别为(a) 3×1000 µm2和(b) 3×600 µm2。(c) 激光器注入电流为 80 mA时，探测器在不同负偏压下的频率响应。(d) 在不同的激光器注入电流和探测器偏压条件下，硅基光互连系统的3-dB带宽测试

（中国科学院半导体研究所）