1.南科大深港微电子学院安丰伟课题组在神经网络加速器设计领域取得新进展；

2.北理工团队在绿色铸态有机光伏电池方面取得重要进展；

3.北京大学集成电路学院/集成电路高精尖创新中心贺明研究员团队在多模态感知融合研究中取得重要进展；

4.电子学院梁学磊团队在碳纳米管单片三维集成与传感-计算一体化电路研究中取得重要进展

1.南科大深港微电子学院安丰伟课题组在神经网络加速器设计领域取得新进展

近日，南方科技大学深港微电子学院安丰伟课题组在神经网络加速器设计领域取得新进展，论文《TAG: A Topology-Aware Architecture for Configurable and Memory-Efficient GNN Acceleration》被第63届 ACM/IEEE 设计自动化会议（ACM/IEEE Design Automation Conference, DAC 2026）录用并将发表，该工作了获得了国内著名AI芯片公司资助。DAC 是电子设计自动化、芯片设计、系统设计领域的顶级国际会议，被中国计算机学会评定为 CCF-A 类会议，本年度 DAC 会议论文录用率为 22.3%。论文共同第一作者为深港微电子学院博士生姚若恒和硕士生欧阳逸辰。

该论文聚焦于图神经网络（Graph Neural Networks, GNNs）加速器设计。GNN 在推荐系统、社交网络分析、科学计算等图结构数据建模任务中具有重要应用，但其计算过程高度依赖稀疏且不规则的图拓扑结构，导致传统加速器在数据流适配、访存调度和片上数据复用方面面临显著挑战。针对这些问题，论文提出了一种拓扑感知的 GNN 加速器 TAG，从数据流、调度机制和存储层次三个层面协同优化 GNN 推理过程中的计算与访存效率。TAG 提出可配置的拓扑驱动数据流，使聚合操作始终由稀疏图拓扑拉动，在支持不同 GNN 模型执行顺序需求的同时避免不必要的全图密集计算；同时，TAG 设计了竞争感知调度器，通过自适应地址重映射、乱序分发和细粒度任务合并，缓解不规则访存带来的内存 Bank 冲突与流水线停顿；此外，TAG 结合由粗到细的图划分算法和动态度感知 Cache 替换策略，提升稀疏图中的数据局部性并减少片外访存开销。实验结果表明，TAG 相比现有先进 GNN 加速器平均实现 3.22 倍性能提升和 3.04 倍能效提升，展现出在稀疏不规则图计算场景下的高性能与高能效优势。

图1 TAG 加速器整体架构图

（来源：南方科技大学深港微电子学院）

2.北理工团队在绿色铸态有机光伏电池方面取得重要进展

近日，北京理工大学化学与化工学院硕士研究生王英琦独立一作在化学工程领域顶级期刊《Chemical Engineering Journal》上发表题为“Dual-acceptor synergy enables hierarchical morphology for efficient exciton and charge dynamics in as-cast organic solar cells”的研究论文。北京理工大学为唯一通讯单位，安桥石特别研究员和王金亮教授为共同通讯作者。

溶液加工的有机太阳能电池（OSCs）凭借色彩丰富、半透明、机械柔性等独特优势，在光伏建筑一体化及柔性可穿戴电子领域展现出广阔应用前景。近年来，单结OSCs的能量转换效率（PCE）已突破20%，达到产业化应用门槛。然而，高效率器件通常依赖于热溶液/基片、溶剂/固体添加剂、热/溶液退火等复杂的处理工艺来优化活性层形貌，导致生产成本上升、批次重复性差、大面积生产工艺不兼容等问题。因此，发展制备工艺简单、无需额外优化的铸态OSCs具有重要的科学意义与应用前景。

图1.材料特性及分子式

在本工作中，研究团队将聚合物给体D18与两个结构相似的小分子受体Y6-BO和L8-BO共混，基于非卤化溶剂成功制备了高效铸态三元OSCs。系统研究表明，Y6-BO与D18之间较低的结合能及其非线性聚集行为，赋予了D18:Y6-BO体系更长的扩散/成核阶段但更短的晶体生长与相分离过程。双受体的协同作用可同步延长分子自组装与相分离过程，诱导活性层形成具有分级结构的理想形貌，从而同时提升激子解离和电荷传输效率。此外，通过精细调控Y6-BO/L8-BO比例，三元器件在短路电流密度与开路电压之间实现了优化平衡。最终，当L8-BO含量为20 wt%时，基于非卤化溶剂的铸态三元OSCs获得了19.84%的创纪录效率，填充因子高达81.39%，显著优于两个二元对照器件。

图2. 活性层成膜动力学研究

本工作揭示了双受体协同调控成膜动力学与形貌演化的内在机制，针对铸态有机太阳能电池中激子解离与电荷传输对活性层形貌的矛盾需求，提出了切实可行的调控策略，为实现高效、环保、低成本有机光伏的产业化应用提供了新思路。

本研究得到了中央高校基本科研业务费的资助及北京理工大学分析测试中心的支持。（来源：北京理工大学）

3.北京大学集成电路学院/集成电路高精尖创新中心贺明研究员团队在多模态感知融合研究中取得重要进展

科研进展

人脑能够跨越视觉和听觉多源感官无缝融合信息，利用超加性（Superadditivity）、反向效应（Inverse effectiveness）和时间一致性（Temporal congruency）等神经整合原则，在极低功耗下实现高效多模态感知融合。然而，当前人工智能系统主要依赖传统的“先传感，后融合”算法架构，导致缺乏生物神经系统的自适应和非线性耦合特性，在边缘端硬件部署时面临巨大的功耗与延迟问题，限制了边缘智能感知的性能。

针对上述问题与挑战，北京大学集成电路学院/集成电路高精尖创新中心贺明研究员团队提出了一种基于铁电半导体晶体管器件（FeS-FET）物理计算驱动的声光原位融合新方案。研究团队利用低压化学气相沉积（LPCVD）方法引入晶格应变，成功打破了二维Bi2O2Se半导体的晶体对称性，使其产生本征铁电极化，实现铁电与半导体特性并存（图1）。通过将声音信号转换为栅极电压调控铁电极化，并与晶体管沟道的光电响应进行深度的物理层级耦合，团队率先在单器件层面实现了物理计算驱动的声光信息原位融合，完美复刻了生物多感觉融合的核心神经行为。

图1. 应变工程调控的Bi2O2Se铁电半导体。

实验结果表明，FeS-FET器件的声光融合增强因子高达2800%，时间一致性窗口突破103 s，展现出极强的跨模态时间异步耦合能力，单器件操作窗口下的功耗低至15 pJ，相较于传统复杂的算法层融合，表现出巨大的能效优势（图2）。研究团队进一步构筑了FeS-FET声光融合阵列及其脉冲生成电路，该电路能够将前端多物理场耦合生成的模拟融合信号，实时转化为时间编码脉冲序列。该器件阵列不仅具备出色的频率选择性与仿生突触可塑性，极大地降低了感知神经元激活阈值。

图2. Bi2O2Se铁电半导体晶体管的原位声光融合。

为了实现端到端的多模态感知融合，研究团队将该前端物理融合FeS-FET阵列与TaOx基RRAM芯片结合，构筑出完整的层级化神经形态多模态感知识别系统（图3）。依托1 Mbit RRAM阵列的高精度权重存储能力与全并行乘加计算优势，实现了对海量模糊车辆目标的精准分类。测试结果显示，该多模态融合系统对模糊车辆的识别准确率高达98.2 %，性能超越了单模态识别以及传统的算法级后融合方案，即便在注入强高斯噪声的极端恶劣干扰下，该系统依然能够保持95 %以上的高分类准确率，展现出优秀的环境抗干扰能力。

图3. 基于FeS-FET阵列与RRAM芯片的多模态声光融合识别系统。

相关研究成果以“Biomimetic Ferroelectric-Semiconductor Transistor Enables Neuronal Multisensory Integration”为题，发表在《自然-通讯》（Nature Communications）。北京大学集成电路学院2020级博士生刘硕、2020级博士生张力公、2024级博士生吴志远、软件与微电子学院2023级硕士生谢瑞清为共同第一作者，贺明研究员、刘飞研究员、王宗巍研究员与蔡一茂教授为共同通讯作者。研究工作得到了国家重点研发计划、国家自然科学基金、北京新星计划以及高等学校学科创新引智计划等项目的资助，同时得到了微纳电子器件与集成技术全国重点实验室、集成电路高精尖创新中心以及国家集成电路产教融合创新平台等基地平台支持。（来源：北京大学集成电路学院）

4.电子学院梁学磊团队在碳纳米管单片三维集成与传感-计算一体化电路研究中取得重要进展

互补场效应晶体管（Complementary Field-Effect Transistors, CFET）技术通过将N-FET与P-FET垂直堆叠，被视为继FinFET/GAA纳米片之后，进一步提升逻辑密度、缩短互连长度并缩减单元面积的关键架构。国际半导体器件与系统路线图（International Roadmap for Devices and Systems, IRDS）已将CFET列为亚2nm技术节点的重要器件形态，并预测其将在2032年前后进入实际应用阶段。在近期的IEDM、VLSI等国际会议上，台积电、imec和三星等企业与研究机构相继展示了面向CFET的硅纳米片垂直堆叠、顺序集成、介电隔离、接触工程及工艺热预算控制等关键技术进展，表明CFET已从概念验证阶段迈入面向制造集成的系统攻关阶段。二维半导体与碳纳米管被公认为后硅时代重要的晶体管沟道候选材料。目前，基于二维半导体以及二维材料/硅混合集成的CFET器件与电路已有报道，显示出原子级薄沟道材料在垂直互补器件中的巨大潜力。然而，兼具高迁移率、低温后端工艺兼容性以及三维集成优势的碳纳米管材料，至今尚未实现真正意义上的CFET器件与电路。

近日，电子学院梁学磊团队成功研制出基于全碳纳米管的CFET架构数字逻辑电路。针对碳纳米管P/N器件驱动能力不均衡以及上层工艺导致底层器件性能退化等挑战，团队采用无掺杂CMOS策略，通过优化器件结构设计，使顶层N-FET与底层P-FET不仅保持完全相同的占位面积，而且实现了性能的高度平衡与完美匹配。

图1. 碳纳米管CFET器件结构及顶层N-FET与底层P-FET性能的高度平衡与完美匹配

由此制备的CFET反相器在0.2–1 V的宽电压范围内均表现出极佳的轨到轨传输特性和低功耗优势。在1 V工作电压下，电压增益最高可达164，为当前低维半导体CFET反相器中的最高值。得益于优异的器件稳定性和极高的噪声容限（61%–80% Vdd），团队成功构建了或非门、或门、与非门、与门、4管静态随机存取存储器（4T-SRAM）单元，以及首个基于全碳纳米管CFET架构的五级环形振荡器。

图2. 碳纳米管CFET反相器的性能及其与已有报道结果的对比

利用CFET架构所固有的双层碳管结构，团队还研制出三维堆叠光电二极管，不仅提升了光利用率，还实现了两层级联结构开路光电压约为单层结构的两倍，验证了三维架构下的可叠加增益。进一步，将三维光电二极管的输出直接耦合至CFET反相器的输入端，团队构建了首个三维集成的碳纳米管传感-计算一体化电路原型，在1200–1900 nm宽谱范围内实现了光功率与光谱信息的感知与逻辑处理，在1900 nm处的最小转换功率低至45 μW。

图3. 单片集成的3D传感-计算电路及其对光功率和光谱信息的感知与逻辑处理

这一成果不仅填补了碳纳米管CFET架构研究的空白，也为面向未来人工智能与边缘计算的高密度近感/感内计算架构提供了全新的技术方案。相关研究以“Monolithic Integration of Carbon Nanotube-Based Complementary Field-Effect Transistors with 3D-Stacked Photodiodes for Unified Sensing and Computing”为题，于2026年6月17日在线发表于《美国化学会·纳米》（ACS Nano）。北京大学电子学院博士研究生罗潇、章皓昱为论文共同第一作者，梁学磊教授为通讯作者。该项研究得到了国家自然科学基金、国家重点研发计划以及中国博士后科学基金等项目的资助与支持。（来源：PKU电子学人）