进化半导体氧化镓衬底达到几近“零位错” - 芯片 - JQman

Just Quick Just Quality

热门话题

白天

搜索

/

/

资讯

/

/

进化半导体氧化镓衬底达到几近“零位错”

1 天前

进化半导体（深圳）有限公司近期在氧化镓技术上取得进展，成功制备出40μm厚膜同质外延片，采用2英寸自产氧化镓衬底。

上一篇：有研粉材：旗下两家公司入选工信部第七批专精特新“小巨人”企业

下一篇：三星2nm工艺细节公布：能效提升8% 良品率不足60%

2 天前

古尔曼：苹果 iPhone 正经历史上最大变革，iPhone 18/Pro 分开发布

2 天前

阿布扎比挤满了中国无人车

2 天前

英伟达扇扇翅膀，2026年中国手机要涨价

2 天前

AI订单强劲驱动，台积电订单能见度已看至2028年

2 天前

英特尔Arrow Lake台式机更新版亮相——三款SKU，时钟频率提升，E核数量增加

2 天前

中国台湾修改出口管制清单新增先进半导体设备等三类

2 天前

特斯拉加入AI芯片竞争行列，马斯克争夺台积电先进制程产能

2 天前

一加 Ace 6T 官宣本月见：全球首发高通骁龙 8 Gen5

2 天前

广汽风洞实验室跻身国家认可实验室行列，集空气动力、气动声、热力学于一体

2 天前

重点关注 16 内存通道版本，英特尔取消 8 通道版 "Diamond Rapids" 处理器

上一篇：有研粉材：旗下两家公司入选工信部第七批专精特新“小巨人”企业

下一篇：三星2nm工艺细节公布：能效提升8% 良品率不足60%

Just Quick Just Quality

发现

资讯话题

热门话题

7 x 24跟踪全球科技动态

快讯

资讯

视频

关于我们