在半导体存储技术中,DRAM是计算系统的核心组件,但提升密度和降低功耗一直是其面临的挑战。随着人工智能和大数据的兴起,传统存储架构已无法满足数据处理需求。在主流的1T1C架构中,制程微缩使存储电容难以进一步缩小,电容器漏电和干扰问题愈发严重。2T0C架构被视为潜在解决方案,但传统集成方法采用分步堆叠工艺,存在横向对准偏差和热循环效应等挑战。