在CES 2026大展上,AMD展示了全球首款采用台积电2nm工艺的新一代Zen6 EPYC Venice处理器。近日,更多架构细节流出,其中Zen 6C架构版本最高可达256核,通过更高密度的CCD和全新的双IO Die架构实现。每个Zen 6C CCD包含32个物理核心,相比前代翻倍,单颗CCD面积增至约155mm²。全规格的Venice处理器配备8个CCD,总计提供256个核心和1024MB的L3缓存。此外,Venice在IO Die架构上也进行了升级,搭载了两颗基于台积电N6工艺的IO Die,总IO面积高达750mm²,集成了内存与PCIe控制器以及AI加速单元等IP模块。
