搜索
X3D终极形态：AMD计划堆叠L2缓存 能效延迟双重飞跃
17 小时前
在凭借堆叠L3缓存的3D V-Cache技术称霸游戏CPU市场后，AMD持续创新，于近日公布了名为《均衡延迟堆叠缓存》（专利号US20260003794A1）的研究论文，透露了其在缓存架构上的新动向：堆叠L2缓存。该技术旨在通过垂直堆叠L2缓存，降低数据访问延迟，提升能效。AMD计划采用硅通孔（TSV）或键合焊盘过孔（BPV）等连接技术，在堆叠的芯片间建立垂直通信通道，并将连接过孔布置在堆叠结构的几何中心，以缩短布线长度，确保各层数据访问时间一致，从而减少传输损耗。专利数据显示，以1MB L2缓存为例，该技术可将访问所需时钟周期从14个减少至12个，有望显著提升处理器运算速度。目前，该专利仍处于申请公示阶段，从专利申请到产品上市尚需时日，且实际性能可能受制造工艺、散热管理等因素影响。
