1.AMD收购MEXT：NAND闪存“变身”DRAM；

2.台积电产能告急！传比亚迪、谷歌、AMD寻求三星代工；

3.三星推进2030年前实现无人晶圆厂，工会筹码或将被削弱；

4.三星电子突破垂直堆叠非存储芯片技术

1.AMD收购MEXT：NAND闪存“变身”DRAM

AMD宣布已收购MEXT，这家初创公司开发了一种内存分层技术，该技术可使NAND闪存以DRAM形式呈现给操作系统，从而帮助数据中心运营商节省DRAM成本。AMD预计此次收购将帮助客户提高系统效率、降低运营成本并更快地部署大规模工作负载。

随着AI模型不断扩展和数据集规模不断增长，内存可用性已成为影响整体系统性能日益重要的因素。在许多情况下，内存资源（而非CPU或GPU）正成为性能瓶颈。与此同时，DRAM在许多情况下也未能得到有效利用。

MEXT利用基于人工智能的内存分层技术，解决了内存效率方面的挑战。该技术将不常用的数据从昂贵的DRAM迁移到NAND闪存，NAND闪存的单位容量成本比DRAM低几个数量级，并且对应用程序完全透明。MEXT的预测内存引擎持续分析内存访问模式，并利用人工智能模型预测接下来需要访问闪存中的哪些数据。这些内存页会在应用程序请求之前主动传输回DRAM，使软件能够像访问主内存中的数据一样访问它们，从而保持性能水平。

通过增加应用程序可用的内存量，MEXT的这项技术旨在提高现有基础设施的利用率，同时减少对昂贵DRAM的需求。这种方法有望降低云服务提供商和企业客户的总体拥有成本，并使现有硬件能够运行更大的工作负载。AMD认为，这些功能可以使传统数据中心应用和现代人工智能部署受益，因为在这些应用中，访问大型内存池通常对效率和可扩展性至关重要。

AMD计划将MEXT的技术整合到其数据中心产品组合中，并扩展其功能以应对内存密集型AI工作负载。该公司目前已提供集成处理器、加速器、网络技术和软件的解决方案，因此MEXT的预测内存引擎将进一步完善其已有的丰富产品组合。

除了这项技术本身，AMD还将获得一支在内存架构、基础设施软件和大规模计算系统方面拥有丰富经验的团队。交易条款尚未公布。

2.台积电产能告急！传比亚迪、谷歌、AMD寻求三星代工

据报道，随着人工智能基础设施需求激增，台积电的先进芯片产能面临压力，比亚迪、谷歌、AMD、特斯拉等公司正越来越多地寻求三星电子的芯片代工服务。

知情人士透露，三星已收到来自现有和潜在全球客户的大量咨询，这些客户希望利用三星的先进芯片制造能力。

知情人士称，比亚迪一直在与三星洽谈，希望合作生产下一代自动驾驶芯片；而谷歌也在与三星接洽，探讨其下一代Axion处理器的潜在生产事宜。谷歌也在考虑最早于2028年委托三星为其生产部分用于人工智能计算工作负载的关键张量处理单元（TPU）。

一位不愿透露姓名的中国汽车芯片设计公司高管表示：“台积电优先发展先进制程节点，不仅是为了巩固其技术领先地位和长期战略，也是因为这些节点利润更高，且产能持续短缺。三星的良率目前仍落后于台积电，但产能的可用性使其成为越来越有吸引力的选择。”

此前三星电子设备解决方案（DS）事业部代工业务负责人Han Jin-man在部门管理层会议上表示，半导体代工业务明年仍难以实现盈利，预计要到 2028 年才有望扭亏。

证券行业预测，今年三星代工、系统大规模集成电路（System LSI）等非存储业务板块亏损将较去年收窄，营业亏损规模预计在 2 万亿至 3 万亿韩元（约合 13.3 亿美元至 20 亿美元）。市场亦有观点认为其明年或提前盈利，但Han Jin-man的表态，体现出三星内部对盈利周期持保守态度。

3.三星推进2030年前实现无人晶圆厂，工会筹码或将被削弱

据报道，三星半导体工人虽然在奖金相关的斗争中取得了胜利，但随着三星加大自动化投入以摆脱工会的影响，他们可能会输掉这场战争。

三星电子近日宣布了一项雄心勃勃的AI战略，计划到2030年将其全球所有制造业务全面转型为“AI驱动工厂”。为实现这一目标，三星已建立数据共享生态平台（Data Sharing Eco Platform，DSEP），旨在与合作伙伴实时共享半导体工艺数据，并将其输入基于AI的工厂操作系统，以在2030年前实现完全自动化。

据韩国媒体ETNews报道，目前已有60家合作伙伴签署了DSEP协议，未来这一数字有望增加。该平台不仅能与合作伙伴共享数据，还能对数据进行汇集、分析，并将其输入定制的AI模型，以获取稳定产量、提高缺陷检测能力和开启新的数据安全风险工艺的实用见解。

DSEP的一个实际好处是能够加快对先前被认为过于敏感而无法运出工厂的设备的诊断和修复速度。现在，有了实时数据，供应商可以快速诊断问题并采取补救措施，而不会打乱整体生产节奏。

此外，三星的半导体部门还在建立一个高性能计算平台，以提供处理DSEP收集、传播和分析的大量数据所需的原始计算能力。

随着三星自动化相关工作的推进，其工会工人和工程师可能会失去影响力。此前，三星工会工人曾以罢工相威胁，要求获得奖金。最终，三星同意向员工发放相当于年度营业利润10.5%的特别绩效奖金。但如果三星的自动化计划顺利实施，员工的奖金可能不会持续太久。

4.三星电子突破垂直堆叠非存储芯片技术

三星电子正加速下一代半导体的发展，将垂直堆叠技术应用于逻辑半导体（系统半导体）领域。

三星电子于6月17日宣布，其半导体研发中心的研究人员首次在全球范围内实现了栅极间距为42nm的三维（3D）堆叠晶体管结构。该研究成果近期在日本京都举行的“2026 VLSI研讨会”上荣获最佳论文奖。

这项研究意义重大，因为它将最初应用于存储半导体的垂直堆叠概念扩展到了逻辑半导体领域。在NAND闪存方面，三星电子通过V-NAND突破了存储容量的限制；而在DRAM方面，三星电子凭借HBM技术引领着人工智能（AI）时代的核心内存市场。

三星电子半导体研发中心Kwon Wook-hyun表示：“回顾众多资深研究人员的发展历程，我们通过垂直堆叠结构突破了面积限制。NAND闪存中的V-NAND和DRAM中的HBM就是典型代表，这一发展趋势自然而然地延续到了逻辑半导体领域。”

现有的逻辑半导体通过将晶体管并排放置在平面上来提高集成度。然而，随着器件间距的缩小，难以避免电磁干扰，小型化程度也随之降低。因此，业界正致力于开发通过上下堆叠半导体来提升性能的下一代结构。

三星电子半导体研发中心的首席技术官Jung Young-chae解释说：“随着晶体管间距的缩小，绝缘层会变薄，当绝缘层厚度低于一定值时，绝缘效果就会消失。”他补充道：“如果将器件垂直放置，水平方向的限制就会消失。这就像一片原本遍布独栋住宅的区域逐渐演变成多层混合用途建筑一样。”

通过这项技术，三星电子研究团队实现了42nm的栅极间距（晶体管间距），比目前业界最小的48nm还要窄。此外，他们还采用了一种直接连接上下晶体管的新结构，进一步提高了集成度。

Kwon Wook-hyun解释说：“42nm是目前业界实现的最小晶体管尺寸，我们还首次实现了直接连接上下晶体管的结构。”

三星电子研究人员预计，这项技术未来将有助于提升人工智能和高性能计算领域半导体的竞争力。

三星电子半导体研发中心首席研究员Hwang Dong-hoon,表示：“通过采用垂直堆叠结构，可以在相同面积内放置更多晶体管。这种结构非常适合实现人工智能时代客户对更小面积、更低功耗和更高性能的需求。”