三星电子正加速布局AI芯片先进封装，并公布面板级封装（PLP）、玻璃基板与混合键合等技术路线图，计划将已用于移动装置的PLP技术延伸至AI服务器市场，商用时程预估落在2028年前后；玻璃基板最快可能于2029年商用，但2030年前后被认为更为实际。

扇出型面板级封装（FO-PLP）是在方形面板上进行芯片封装，相较于采用圆形晶圆的扇出型晶圆级封装（FO-WLP），能减少边缘材料浪费。根据业界统计，以12英寸晶圆为基准，PLP方式通常可产出5倍以上的芯片，提升生产效率。

三星先前已将PLP技术应用于Google Pixel手机的部分移动应用处理器，以及Galaxy Watch采用的Exynos W1000处理器，两者均使用415×510毫米的大尺寸面板生产。未来三星将延续既有面板规格，把累积的量产经验与基础设施导入AI服务器芯片封装。

相较之下，台积电正推进310×310毫米的FO-PLP面板，规划2027年试产、2028年下半年商用。三星采用的415×510毫米面板面积约211,650平方毫米，是台积电面板约96,100平方毫米的2.2倍。

理论上，面板尺寸愈大，单次可封装的芯片数量愈多，生产效率也愈高，但同时必须克服翘曲、厚度均匀性及位置对准等良率控制难题。AI服务器芯片封装还需要整合多颗逻辑芯片与高带宽存储器（HBM），技术难度远高于移动装置。

三星电子表示，将持续沿用415×510毫米面板，预估PLP量产时间与台积电相近，约落在2028年前后。面对AI芯片封装持续大型化，三星也同步投入玻璃基板研发。玻璃较传统有机材料具备更佳的尺寸稳定性，热膨胀系数也能调整至接近硅的水准，有助于控制大型封装的翘曲问题。

三星预估，玻璃基板最快可能于2029年商用，不过2030年前后较为实际。随着芯片封装尺寸不断扩大，尺寸控制难度同步升高，玻璃基板可望成为解决相关问题的方案。

在垂直整合方面，三星也正推动混合键合技术。现行HBM主要透过硅通孔与微凸块连接多层DRAM，但堆叠层数增加后，封装厚度与散热压力也随之上升。混合键合可省去微凸块，直接透过铜接点连接芯片，将连接间距由约20至25微米缩小至10微米以下，进一步降低封装厚度、改善散热及电气性能。

三星同时探索将逻辑芯片由HBM堆叠底部移至顶部。透过混合键合缩减堆叠厚度后，可望缩短供电路径并改善散热，为HBM封装结构带来更多设计空间。