1. 黄仁勋：美国管制“加速”中国芯片进步，对与长鑫存储合作持开放态度

2. 亿铸科技首发自研 X-ISA，以块级指令集探索通用存算一体新路径

3. 泛林：AI正在改写芯片路线图，刻蚀与沉积成为“最大公约数”

4. 华为老将彭博离职！27年海外征战功勋卓著，何刚接棒出任华为董事

5. 英特尔2045年3D芯片布局曝光！高层示警先进晶圆产能难增10倍

6. 英伟达瞄准GPU软件订阅收入 黄仁勋提出每块GPU每年约2000美元

7. 从40%到全链路主供：华为Mate 90供应链的七年突围

1. 黄仁勋：美国管制“加速”中国芯片进步，对与长鑫存储合作持开放态度

英伟达CEO黄仁勋周四在柏林GTC会议期间接受采访时表示，尽管过去一周内存股因供过于求和需求走弱担忧遭到抛售，但到2029年内存供应过剩不太可能发生。

黄仁勋表示：“内存的一个好处是，你总是可以用得更多。”他补充说，高带宽内存（HBM）未来多年都将继续使用。“我们是全球第一家把LPDDR内存——也就是手机里的那种内存——放进数据中心的企业，这让我们实现了当今世界上能效高一倍的性能，所以我们将继续大量使用这些内存。”

过去一周，内存股受到冲击。此前10月15日，韩国一家知名刊物发表专栏文章，敦促韩国政府为AI热潮减速做好准备。该专栏援引两位专家的话称，预计将出现“新供应洪流”，到2029年把内存市场变成“红海”；他们写道，到2029年，“超级周期可能结束，行业可能进入下行”。内存是英伟达芯片的核心组件，供应过剩可能压低价格，并打击SK海力士、三星和美光等内存制造商的利润率。SpaceX和特斯拉CEO马斯克当时回应称，中国“将在2028年制造大量RAM”。

内存股抛售还受到中国长鑫存储（CXMT）宣布新设计架构的推动，该架构可能带来更高效率。这一消息加剧了投资者对CXMT可能从SK海力士、三星和美光手中夺取市场份额的担忧。当被问及是否计划与CXMT合作并使用其内存产品时，黄仁勋周四表示：“我们持开放态度。我们与中国公司合作；几乎全世界的供应链都在某个环节与中国公司合作。”他还说：“中国在基础基础设施技术方面非常出色，就制造而言，没有哪个国家整体上比中国更强，所以我们必须非常认真地对待他们的能力。”

黄仁勋还告诉CNBC，中国在半导体行业的进步得益于美国不断增加的监管，这些监管推动中国加快自身芯片技术和制造的发展。美国目前限制向中国出口最先进的半导体，包括英伟达高端芯片。但一些中国企业利用漏洞，通过东南亚的数据中心获取产品的算力。专家称，这对中国AI模型变得更强起到了关键作用。黄仁勋说，中国“肯定因为所有这些监管而加速了”。“我们肯定加速了中国的举措、其半导体制造能力的国有化，以及对该行业的所有产业支持，所以毫无疑问我们加速了这一点。”他同时强调，美国科技公司“强大”，准备好应对“来自任何人”的竞争。

2. 亿铸科技首发自研 X-ISA，以块级指令集探索通用存算一体新路径

在AI大模型的规模与计算需求持续增长的背景下，一个趋势引起业界越来越高的重视，即在大模型推理尤其是自回归解码阶段，计算单元往往并非满负荷运转，真正的制约来自数据搬运带宽，尤其是芯片内部数据搬运和交换带宽，“内存墙”成为制约有效算力释放的最大瓶颈。数据在存储、搬运和计算单元之间数据交换的每一次流动，都意味着实实在在的带宽、延迟与功耗代价，而这在很大程度上决定着一颗芯片最终能够释放出多少有效性能。

面对这一挑战，越来越多公司选择在存算一体、3D DRAM、多芯粒（Chiplet）等新型架构方向上寻求突破，探索更根本的解决方案。亿铸科技是国内首家聚焦通用存算一体AI大算力芯片的创新企业，其就从全数字存算一体架构出发，融合通用计算GPU架构，探索通过ISA（指令集架构）层面，对芯片底层的存算一体专用计算与通用计算GPU进行异构融合设计，以求数据组织、数据搬运、计算调度与芯片硬件架构形成更紧密的异构协同，并取得了突破性进展。为此，集微网采访了亿铸科技的技术团队成员，探讨其在自研ISA求解“内存墙”中的思考与做法。

内存墙凸显：AI芯片竞争转向“经营数据”

过去评价一颗AI芯片，业界习惯于首先比较峰值算力。如今，关注点正转向有效算力、能效比和数据搬运效率等多样化的指标。原因在于，在AI计算的实际开销中，越来越大的部分并非发生在计算单元内部，而是数据流动的路上。

以大模型推理为例，基于Transformer架构的大模型推理分为预填充（Prefill）与解码（Decode）两个阶段：预填充阶段一次性处理大量输入token，可以展开充分的计算，算力与内存需求相对平衡；但是进入解码阶段，模型是以自回归的方式逐token生成结果，每生成一个token，都要读取与之相关的大量模型权重，以及此前累积的KV Cache，计算量并不大，访存量却十分庞大，瓶颈因此集中到数据搬运和读取的带宽上。

这正是AI芯片“内存墙”的典型表现。在WAIC 2026期间，亿铸科技提出“通用存算一体三大定律”，其中“搬运代价定律”给出了AI运算中数据搬运代价相对清晰的量化判断——AI计算中数据搬运的功耗和延迟代价可达计算本身的上百倍。

面对这一挑战，业界正在从多个维度寻求突破。HBM通过提升存储带宽缓解数据传输瓶颈，3D DRAM致力于利用垂直堆叠提升存储密度与带宽，亿铸科技进一步把目光投向芯片内部的有效数据搬运和交换带宽及效率，从ISA指令表达和执行方式入手，让通用存算一体硬件的架构优势能够被软件有效调用。

ISA是什么？为什么新架构需要新ISA？

从定义上看，ISA（Instruction Set Architecture，指令集架构）是处理器硬件与上层软件之间的核心接口规范以及相对应的微架构，也可以理解为芯片与软件之间共同遵循的一套“语言规则”以及芯片对“语言”的执行方式。它具体规定了处理器能够执行的全部指令类型，包括算术运算、逻辑控制、数据加载与存储、片上及片间通信等，并定义了寄存器、数据类型、寻址方式、内存一致性模型与特权等级等一整套规则；编译器依照ISA把高级语言翻译成机器码，硬件依照ISA逐条取指、译码、执行。对于GPU和AI加速器而言，ISA并不只是一组指令，其背后承载的是芯片对计算、存储、数据搬运和通信等能力的表达和执行方式。

需要强调的是，ISA并非中立、万能的抽象，它从诞生之日起就是为特定的硬件模型“量身定做”的。x86、ARM乃至RISC-V的向量扩展，都建立在冯·诺依曼“计算与存储分离”的基本假设之上，以load/store指令把数据从内存搬运到寄存器，以标量或向量寄存器为运算中心，以线程和层次化缓存组织并行。这套“语言”所描述的，是“把数据取过来、算完再放回去”的过程。

而当底层架构转向计算与存储强绑定的存算一体阵列，并叠加3D DRAM与多芯粒分布式内存之后，硬件真正擅长的事情变成了“在数据所在之处，以块为单位就地完成整块张量计算”，以及跨簇、跨芯粒的屏障同步与任务调度。这些全新的硬件原语，在传统ISA中根本没有对应的表达方式。编译器只能生成ISA里已经存在的指令，可ISA中没有的能力，硬件再强，软件也永远“看不见”、用不出来。

如果硬把旧指令集套在新架构上，硬件就不得不模拟旧语义：一块本可以一次完成的张量运算，被拆成海量逐元素的加载、计算、写回序列，新架构在带宽与能效上的优势，在这层“翻译”中被大量消耗。这就相当于让一台天生按“块”作业的机器，去模仿按“件”作业的流水线，优势尽失。

因此，当底层架构发生改变，研发一套新的ISA就势在必行。但需要先厘清一个边界：并非所有新架构都必须自研ISA，关键在于计算与存储的关系是否发生了根本改变。

存算一体是否需要ISA，取决于存算单元在系统中扮演的角色。如果它只是被主机CPU通过寄存器配置驱动的协处理器，那它不需要独立ISA，只需要一套配置接口；但如果它要独立承担端到端AI任务，要被编译器直接生成代码、被开发者编程调用，那它就必须有统一ISA指令集去融合存算和通用计算，达成高效的多任务协调。亿铸的选择是后者：存算阵列与通用SIMT单元深度融合，能够独立和高效运行完整AI任务。

类似地，仅采用3D封装也不必然需要自研ISA。3D封装解决的是存储密度、带宽和芯粒互连问题，如果计算单元本身仍是传统SIMT/SIMD架构，上层软件仍可用原有ISA编程。真正需要自研ISA的，是当计算与存储的关系发生根本改变时——存算一体让计算发生在数据所在之处，块级操作成为一等公民，跨芯粒屏障同步成为核心原语，这些变化传统ISA无法原生表达。

自研ISA本身不是目的，而是让新架构的能力被软件原生理解、让编译器直接生成高效代码的必由之路——这正是亿铸科技选择自研ISA的原因。

自研X-ISA®：为存算一体原生设计的块级指令集

据了解， X-ISA®是亿铸科技自研的指令集架构，为通用存算一体架构提供块级张量计算的原生表达。 X-ISA有两个最为鲜明的特点：一是原生支持存算一体：计算单元与存放数据的内存单元强绑定，这一架构特征从指令集最底层就得到原生表达。二是块级（Block/Tile）指令集：AI负载的核心数据形态是张量，张量本身就是“一大块数据”。数据并行的过程，就是把大张量切分为小张量、分头处理的过程，这些小张量就是“块”（Block）。在亿铸科技X-ISA中，块级操作是“一等公民”，一切调度与表达都应围绕“块”来展开。

这一设计与传统GPU形成了鲜明分野。传统GPU经过多年发展，已经形成一套以细粒度线程、层次化缓存为核心的成熟并行计算范式及配套ISA。亿铸科技则引入“元线程”（Meta Thread）作为基本调度单位——可以理解为“以块为单位的线程”：一个元线程处理的对象不是单个元素，而是一个完整的块；一段运行中的元线程同样可以包含成百上千条指令，但其处理粒度与数据复用方式完全不同。亿铸科技认为，这种以块为单位进行AI数据处理的方式，在终极并行度上天然优于逐元素处理，也更契合大模型时代以张量为中心的计算特征。

一套好的ISA，至少满足三个条件：为特定硬件模型原生设计，而不是旧ISA硬套新架构；为未来十年甚至数十年演进预留编码空间；能支撑完整软件栈——编译器、算子库、运行时、调试器缺一不可。X-ISA的块级原语、元线程调度，都是围绕存算一体架构的原生特征展开。

路径选择：不做ISA行不行？

值得强调的是，在产业现实中，真正敢自研ISA的公司却寥寥无几，定义一套指令集可能是芯片行业门槛最高的系统工程之一：一套新ISA要真正可用，必须同步交付功能模拟器、汇编器与链接器、编译器后端、调试器、性能分析工具、算子库、运行时与驱动，并完成操作系统适配；指令编码空间要为未来十年甚至数十年的演进预留；硬件验证投入极大，一条新指令从定义到生产级验证往往需要数月甚至更久；还要跨越“没有用户就没有生态，没有生态就没有用户”的难题。兼通微架构与编译器的全栈人才在全球范围内都属稀缺，在中国尤为突出。国内芯片行业长期以SoC集成、IP复用和专用加速器为主，真正从零定义ISA、并同步构建编译器与工具链的团队屈指可数。既然自研ISA如此之难，那么一些业内常见的所谓“捷径”是否更容易走通？亿铸科技技术团队向记者分析了其中的局限。

首先是购买ARM等现成商用IP。但这样一来，ISA的控制权就掌握在IP供应商手中，下游厂商不能按照新架构的需要私自添加指令，产品路线图受制于人，还要持续支付授权费与版税；在地缘环境下，先进指令集架构的授权本身还存在断供的不确定性。

其次是采用RISC-V并做自定义扩展。RISC-V开放、免费、可扩展，是巨大的产业进步，但其基础指令与向量扩展仍以标量/向量寄存器和load/store为中心，无法原生表达块级存算；而一旦把自定义扩展做深，编译器、工具链、验证与算子库的成本仍要全部自己承担，且与主流生态分叉、带来碎片化——相当于付出了“半个自研ISA”的代价，却没有完整自研所带来的架构主导权。

还有一条路径就是，干脆不做可编程ISA，直接把算子固化为硬连线ASIC。这类芯片在特定模型上可以拿到很高的峰值能效，却等于把今天的模型“焊死”在硅片里；AI模型与算子以年为周期迭代，网络结构一变，硬件无法通过软件升级适配，只能重新流片，周期漫长、代价高昂。与此同时，硬连线ASIC通常无法独立端到端运行，只能充当主机旁的协处理器，客户也无法自行开发新算子，产品的生命周期与可服务市场被大幅压缩。

换言之，这三条路径都没有为存算一体原生定义一套语言规则。说到底，架构定义硬件能做什么，ISA定义软件能指挥硬件做什么。架构创新了、ISA没跟上，硬件新能力就无法被软件调用，架构优势会在“翻译层”被消耗殆尽。正是看清了这些路径的边界，亿铸科技选择了一条难而正确的路：坚持自主定义ISA，同时在标量控制等已经高度成熟的环节复用开源成果，把真正决定架构代差的块级存算、分布式屏障体等核心原语牢牢握在自己手中，兼顾自主性、开发效率与长期演进空间。

Block/Tile：以块级粒度压缩搬运开销，实现负载均衡

在亿铸科技X-ISA核心技术优势中，最能体现架构代差，也最直接决定数据搬运效率的，是块级（Block/Tile）粒度。

那么，块级粒度为什么更加契合数据效率优先的AI推理计算呢？这是因为大模型时代的运算任务本身就呈现大颗粒度特征，一次块级任务可以把内存存取与计算一次性完成。如果把同一项工作拆分为大量细粒度任务反复调度、反复搬运，反而会增加负载。这就如同把一整袋货物拆成许多小件来回倒腾，调度与访存开销会成倍增加。

另一方面，存算一体架构对计算与存储进行了强绑定，这会显著放大局部带宽，一个时钟周期可以处理的数据量大幅增加，反过来又会天然要求以更大的颗粒度组织和处理数据。块级指令与大带宽硬件因此互为前提。以块为单位组织、搬运和计算，能够从源头减少重复的数据搬运与同步调度，提升数据复用率。

当然，采用块级架构的前提是必须回答如何处理好负载均衡问题。因为新架构下处理器的硬件单元众多，不能让有的单元长期空闲、有的单元长期拥塞。亿铸科技X-ISA从两个层面求解这个问题：在软件算法层面，针对MoE（专家混合）等模型，从专家放置、专家间通信需求等角度进行优化，尽量减少跨单元、跨芯粒的数据交换；在硬件层面，则将芯片内置任务切分单元，接到一个AI推理任务后，先将大任务均匀切分并下发到各个计算模块。

如果是在多芯粒系统中，任务会先被均匀分配到结构相同的计算芯粒（Compute Die），芯粒内部再均匀切分给若干计算簇（Compute Cluster），计算簇继续向下切分到更细粒度、与内存单元强绑定的最小计算单元，形成“层层均匀切分”的任务分发结构。

亿铸科技表示，负载均衡最终依靠“切分均衡”与“调度均衡”共同实现，而块大小、数据复用率、计算单元利用率与硬件灵活性之间的权衡，则在这一机制中动态完成。

与此相对应，传统GPU经过多年发展形成的以细粒度线程、层次化缓存为核心的并行计算范式及配套ISA，当底层架构转向通用存算一体，并叠加3D DRAM、多芯粒之后，传统的数据组织和计算表达方式落到新架构上，会在多个层面出现不匹配，而且越接近硬件底层，这种不匹配就越明显。

从范式到芯片：软硬件协同与守住通用性

回顾计算产业史，每一代计算架构的真正繁荣，背后都离不开一套被广泛接受的指令集与开发者生态。ISA最终要做到“软件能够理解、编译器能够生成、硬件能够执行”，一套广泛兼容的软件生态不可或缺。为此，近年来亿铸科技持续构建从PyTorch等主流框架、到编译器、再到自研ISA的完整软件栈，并打造了自研YICA软件平台。

在框架层面，亿铸100%支持PyTorch、vLLM，SGLang等主流推理框架，并跑通了Qwen3、DeepSeek系列等大模型推理，并通过torch.compile支持了近百个小模型的推理。在底层开发层面，实现了Triton和Triton-TLE编程语言，并兼容针对CUDA平台的Triton算子。可完整兼容CUDA Tile IR，让全球超过400万CUDA开发者能够快速上手，缩短模型部署和开发周期。

需要区分两个层面：编程模型兼容与ISA兼容。亿铸通过Triton、torch.compile和CUDA Tile IR兼容，让开发者能用熟悉的CUDA生态语言编写程序，这是编程模型层面的兼容；但在底层，X-ISA是一套独立的、为存算一体原生设计的指令集，拥有CUDA所没有的块级处理、分布式屏障体、存算一体等原语。换句话说，上层让开发者“无感迁移”，底层让硬件“原生发挥”。CUDA兼容的ISA，本质是在旧范式语言里描述新架构能力；自研ISA，则是让新架构用自己的语言说话。前者降低迁移成本，后者决定架构代差。

如何避免把当下模型的特性“固化”进硬件、最终变成另一种专用ASIC，也是亿铸科技必须回应的问题。AI模型和算子的迭代速度极快，今天的主流网络结构两三年后可能完全不同，作为一家定位于通用计算的公司，保持自家产品的通用性十分重要。

基于这样的考量，亿铸科技坚持在架构上以IP化方式不绑定单一存储介质；在计算上把存算阵列与通用SIMT单元深度融合，由存算单元承担矩阵、线性等大规模规则运算，由通用单元承担激活函数、归一化、数据重排及标量逻辑等不规则运算，使其能够独立承担完整的端到端AI任务，而不是只做GPU旁的一颗协处理器。

结语

随着AI大模型规模与计算需求持续增长，“内存墙”制约有效算力释放几乎成为一个时代命题。在此背景下，亿铸科技通过自研ISA，探索了一条更加适配通用存算一体、3D DRAM和多芯粒架构的数据处理与计算方式，让数据组织、数据搬运、计算调度与芯片硬件架构更紧密、更协同，从源头上减少数据流动的代价，提升处理器在真实AI负载下的性能与能效表现。据了解，亿铸科技的相关芯片目前已经进入流片阶段。而在此前与国内某运营商团队的合作中，针对Qwen3-8B-FP8模型的典型benchmark场景进行仿真实测，评估结果达到国际主流推理芯片能效比的数倍。

纵观数十年计算产业史，能够从零定义一套指令集、并以其支撑起真实硬件与软件生态的主体，始终屈指可数。定义ISA，意味着一家企业同时掌握微架构、编译器与开发者生态的主导权，是芯片产业最核心，也最难获得的能力之一。

在通用计算时代，x86由英特尔定义，ARM由英国Arm公司定义，RISC-V诞生于加州大学伯克利分校，SiFive等企业围绕它提供内核与方案，却并非其“定义者”。在国内AI芯片领域，华为昇腾基于自研达芬奇架构，是国内自研计算架构的标杆；而更多国产芯片企业，或选择购买ARM、RISC-V授权，或走无指令集的专用ASIC路线。亿铸科技作为一家创业公司，能够为通用存算一体原生定义块级ISA，并同步构建从主流框架、编译器到自研YICA平台的完整软件栈，本身就是其全栈技术实力最直接的证明。这不仅仅是设计出了几条新指令，更是具备了定义下一代计算范式的基础。

3. 泛林：AI正在改写芯片路线图，刻蚀与沉积成为“最大公约数”

AI芯片需求持续增长，半导体产业关注的焦点正在发生变化。过去，讨论更多集中于先进制程能否继续微缩、GPU算力如何提升；如今，随着AI工作负载变得更加复杂，存储系统、芯片互连和封装技术也在同步调整。这些变化最终会传导至晶圆制造环节，影响设备需求。泛林（Lam Research）在2027财年第一季度财报电话会上，拆解了NAND、DRAM、先进逻辑和先进封装四条技术路线的演进方向，以及它们对刻蚀、沉积等工艺的共同影响。

NAND：存储分层带来新变量。 泛林认为，AI正在推动不同类型的NAND服务于不同工作负载，QLC、TLC和SLC级产品各有增长空间。QLC适合以较低成本承载快速增长的AI数据；TLC可作为高带宽存储层，用于上下文记忆和KV Cache等工作负载；SLC级NAND则正在成为Agentic AI低延迟、高速访问需求的潜在方案。这一变化的制造含义在于：SLC每个器件提供的比特数约低至TLC的三分之一，如果NAND总比特需求不变，每有一个百分点的比特占比转向SLC，就可能需要增加约2%的已安装晶圆产能。与此同时，NAND层数提升仍在继续，客户正将产线升级至256层及以上，并开始出现面向384层级产品的初步投资。存储分层与层数提升叠加，意味着NAND制造的技术需求将比过去更加多样。

DRAM：微缩与三维结构并行探索。 客户目前的投资仍集中于1-alpha、1-beta和1-gamma等节点，以支持DDR5、LPDDR5和HBM制造。对于未来3D DRAM，泛林管理层的判断是：无论客户继续沿现有架构推进尺寸微缩，还是转向三维结构，刻蚀和沉积工艺的强度都将增加；如果3D DRAM转型快于预期，相关工艺需求也可能更早上升。设备需求因此并不完全取决于晶圆厂扩建多少产能，也取决于每一代器件的工艺步骤数量和复杂度如何变化。

先进逻辑：GAA、背面供电推高工艺门槛。 泛林重点谈到了先进图形化、环绕栅极晶体管（GAA）以及背面供电。面向先进图形化的产品正在与其他工艺配合，以支持更高要求的图形制造；GAA相关产品以及原子层沉积（ALD）、表面处理等技术的应用进展好于此前预期。背面供电则改变了芯片供电与互连的实现方式——电源与信号布线采用不同布局后，晶圆背面需要增加金属化工艺，由此带来更多沉积、电镀和刻蚀步骤。先进逻辑和DRAM正在经历类似的变化：为了满足AI性能要求，器件结构和制造流程都在调整，泛林此前围绕这两大领域投入的产品开发已开始反映在业务增长中。

先进封装：面板级封装值得关注，但仍在早期。 随着封装尺寸不断增大，部分系统级封装方案可能超出传统晶圆级封装的适用范围，面板级封装因此受到关注。泛林已向20多家客户出货面板级封装相关电镀系统，覆盖从300毫米×300毫米到600毫米×600毫米的面板尺寸；但管理层同时强调，这一市场仍处于早期阶段，晶圆级封装目前仍是主流方式。无论最终采用面板级封装还是混合键合等方案，先进封装相对于半导体制造的其他环节，都具有较高的刻蚀和沉积需求。

把上述路线放在一起看，泛林对未来设备市场的判断并非简单建立在AI芯片需求增长之上，而是指向一个相对明确的方向：无论芯片最终采用哪种器件结构或封装方案，制造过程中的刻蚀和沉积都将发挥更重要的作用。公司预计，2027年全球晶圆制造设备（WFE）市场规模将超过2000亿美元，增长主要由DRAM带动，其次是先进制程代工与逻辑，以及NAND；同时提醒，供应链约束和洁净室空间不足仍可能限制行业充分满足终端需求的能力。

4. 华为老将彭博离职！27年海外征战功勋卓著，何刚接棒出任华为董事

华为高层再迎重要人事变动。综合多方消息，华为公司董事、全球采购认证管理部总裁彭博已于近日正式离职，结束了其在华为长达27年的职业生涯。与此同时，华为官网管理层信息已完成更新，彭博的履历已撤下，华为终端BG CEO何刚正式被任命为华为董事。

27年华为老兵：从应届生到核心高管

公开信息显示，彭博于1999年7月以应届毕业生身份加入华为，是伴随华为全球化扩张成长起来的一员“老兵”。在长达近万天的职业生涯中，彭博的履历横跨运营商业务、全球销售、区域市场及供应体系等多个关键领域。

他曾历任华为Vodafone系统部部长、欧洲片区副总裁、运营商BG全球销售部总裁、全球销售与客户群业务部总裁、华为西欧地区部总裁、企业沟通部总裁等重要职务。2021年年底回国后，彭博先后在公共关系及供应体系任职，随后担任华为公司董事、全球采购认证管理部总裁。

深耕欧洲市场，助力华为突破高端运营商

纵观彭博的职业生涯，其大部分时间常驻海外，对华为海外业务的开拓作出了不可磨灭的贡献。特别是在华为运营商业务撬动高端欧洲市场的黄金时代，彭博始终处于最前沿战场，为华为拿下欧洲多个顶级运营商的订单立下了汗马功劳。他在西欧地区部及全球销售体系的深厚积累，是华为在欧洲市场从边缘走向主流的重要推动力量。

据流出的一份彭博朋友圈截图显示，他发文感言：“9952天，感恩，感激，感谢，继续前行！”这段文字不仅证实了其离职的消息，也透露出对华为岁月的深厚感情与对未来的从容期待。

何刚进入董事会，终端BG战略地位再强化

随着何刚进入华为董事会，华为终端业务在核心决策层的话语权得到进一步强化。目前，华为终端BG在华为董事会中已占据两个核心位置：一是华为常务董事、产品投资评审委员会主任、终端BG董事长余承东；二是新任华为董事、终端BG CEO何刚。

业内分析认为，这一人事安排除了是对华为终端团队近年来在市场逆势中取得辉煌战绩的肯定外，更释放出一个清晰的战略信号：在经历多轮制裁与业务重构后，终端业务依然是华为未来战略重心中的“重中之重”。何刚作为终端BG的CEO进入董事会，将有助于终端业务在集团层面获得更高效的资源协同与决策支持。

新老交替，华为管理梯队持续演进

彭博的离职与何刚的晋升，折射出华为在复杂多变的全球环境下，管理梯队正在持续进行有序的新老交替与优化。老将功成身退，少壮派核心高管走向台前，华为正以稳健的组织变革迎接下一个阶段的挑战与机遇。

5. 英特尔2045年3D芯片布局曝光！高层示警先进晶圆产能难增10倍

随着人工智能（AI）算力需求持续攀升，先进晶圆制造的产能扩张正面临设备供应与制造成本等挑战。英特尔技术长Pushkar Ranade指出，以全球现有半导体制造设备规模来看，先进制程晶圆产量要扩大10倍并不容易，相比之下，提升至约2倍更具现实可能性。

根据科技Podcast《Dwarkesh Podcast》10月22日发布的英特尔晶圆厂探访与高管访谈，先进制程的发展瓶颈不只在于芯片设计与制程微缩，还涉及极紫外光（EUV）光刻设备、蚀刻与薄膜沉积设备等上游供应能力。若要进一步扩大产能，设备供应链也必须同步成长。

访谈也将焦点延伸至未来20年的芯片制造技术，涵盖英特尔14A制程、高数值孔径极紫外光（High-NA EUV）光刻、背面供电、互补场效应晶体管（CFET）及混合键合等技术，探讨晶圆厂如何突破现有制造模式的限制。

英特尔14A研发逾3年 避免重蹈10纳米延期覆辙

英特尔主管Chris Auth透露，14A制程已研发超过3年，一套先进制程涉及约2000道制造步骤。从研发走向量产，除了设备配置与制程优化，缺陷控制及良率提升也是重要工作，必须确保制程能够稳定投入大规模生产。

英特尔过去曾因10纳米制程延迟而面临挑战，原因包括过于积极的晶体管密度提升目标，以及同时导入复杂的制程创新。

为降低类似风险，公司如今通过技术成熟度评估与阶段性审查机制，控制单一制程节点同时导入重大创新的数量，提升量产时程的可预测性。

在光刻技术方面，High-NA EUV是14A的重要技术选项之一。这项技术将数值孔径从0.33提高至0.55，单次曝光的分辨能力可提升约1.7倍。

英特尔认为，搭配背面供电技术，High-NA EUV有望减少部分复杂图形所需的多重曝光步骤，但实际采用与否，仍须考量成本及客户的芯片设计需求。

背面供电则是另一项重要发展方向。传统芯片的电源与信号布线主要位于晶体管上方，背面供电技术将电源网络移至晶圆背面，释放正面布线空间，有助改善供电效率、减少互连拥挤，为先进制程持续微缩创造条件。

晶体管走向3D堆叠 钌以外的新材料也受关注

面向2045年的芯片制造，晶体管架构可能进一步从平面排列走向真正的3D堆叠。

英特尔正在研究CFET架构，将N型与P型晶体管上下堆叠，以提高单位面积内的晶体管密度。更长远来看，芯片可能形成多层晶体管与互连结构交替堆叠的设计，但散热、蚀刻、材料填充及制造成本，仍是必须克服的挑战。

芯片内部的金属互连也面临材料选择的问题。当互连间距缩小至约20纳米，传统铜互连所需的衬里材料会占据越来越多空间，压缩实际导电区域。英特尔因此研究钌（Ru）等材料，希望改善极细互连线的有效电阻表现；不过，在尺寸较大的互连结构中，铜仍将扮演重要角色。

先进封装则是提高芯片集成密度的另一条路径。英特尔的Foveros技术已实现25微米互连间距，并持续研究10微米以下的混合键合技术。访谈也提及，学术研究已展现0.45微米间距的可靠性成果。

混合键合有望进一步提高芯片之间的连接密度，降低数据传输功耗，让逻辑芯片与存储器更紧密集成，成为未来高性能计算架构的重要技术方向。

追赶台积电不只看制程 晶圆厂也须重新设计

谈到与台积电的竞争，Ranade认为，不能只以晶体管密度、性能或功耗的细微差距衡量技术实力。晶圆厂规模、良率、客户生态、准时交付能力及快速扩产的能力，同样是晶圆代工业者竞争力的重要组成部分。

他认为，英特尔在技术上已具备竞争能力，但在生产规模方面仍须追赶台积电。

另一方面，先进晶圆厂的建设成本持续攀升，High-NA EUV及相关设备的投资规模已达数亿美元等级。

Ranade指出，半导体产业不能永远沿用过去数十年的制造模式，必须重新审视无尘室设计、设备配置、制程流程及晶圆厂的建设方式，寻找成本更低、效率更高的生产体系。（来源： 钜亨网）

6. 英伟达瞄准GPU软件订阅收入 黄仁勋提出每块GPU每年约2000美元

英伟达正计划进一步扩大软件业务，希望在销售人工智能芯片之外，通过企业软件许可获得更加稳定的经常性收入。英伟达首席执行官黄仁勋近日在德国柏林举行的GTC活动上谈及这一战略时表示，为运行人工智能代理而提供的软件，可以采用按GPU数量收费的授权模式，价格例如每块GPU每年约2000美元。这一数字引发了业界对英伟达软件业务潜在规模的关注，但目前还不能将其视为已经正式公布的统一收费标准。

据报道，黄仁勋于2026年10月22日在相关问答环节中谈到了软件授权业务。他表示，软件许可将日益成为英伟达业务的重要组成部分，尤其是为人工智能工厂中的计算设备提供运行人工智能代理所需的软件、管理工具和配套能力。

所谓人工智能代理，是指能够根据目标执行多步骤任务，并在授权范围内调用工具、访问数据或运行程序的人工智能系统。与传统聊天机器人相比，这类系统通常需要更复杂的运行环境、安全控制和持续监测机制。企业若要在数据中心大规模部署人工智能代理，不仅需要购买GPU，还需要解决软件部署、权限管理、运行监控和安全维护等问题。

英伟达正在试图将这些能力整合进更完整的企业级基础设施方案中。按照黄仁勋提出的示例价格，如果有500万块GPU采用每年2000美元的软件许可，理论上每年可产生100亿美元收入；如果连续五年维持这一规模，累计收入将达到500亿美元。不过，这只是根据假设计算出的情景，并非英伟达公布的收入预测。目前，公司尚未披露实际适用的GPU数量，也没有确认这一价格会覆盖哪些产品、何时实施以及具体合同条件。

值得注意的是，英伟达已经拥有成熟的企业软件订阅业务。其NVIDIA AI Enterprise平台面向企业数据中心，提供人工智能开发、部署和管理所需的软件组件。英伟达公布的许可价格显示，该平台的一年订阅费用为每块GPU 4500美元，包含相应支持服务；五年订阅价格为每块GPU 18000美元。

因此，黄仁勋提及的每年2000美元并不能简单理解为英伟达现有企业软件的降价。由于尚不清楚两种价格对应的软件范围、授权期限和服务内容是否相同，目前无法直接比较其实际成本。新价格可能针对不同的软件组合或特定的人工智能代理运行环境，具体情况仍有待英伟达进一步说明。

软件业务之所以受到英伟达重视，与其希望降低对单次硬件销售的依赖有关。GPU销售通常与数据中心建设周期、客户采购计划和芯片供应能力密切相关，而软件订阅则能够在客户持续使用相关产品期间形成重复收入。如果英伟达能够让企业长期依赖其软件平台来运行和管理人工智能工作负载，就有机会从已经部署的GPU中持续获得收入，而不仅仅是在新芯片售出时确认一次销售收入。

这一战略也与英伟达近期推进的人工智能代理安全架构有关。2026年10月21日，英伟达公布了OpenShell参考架构，旨在为企业运行人工智能代理提供更加完整的安全环境。该方案整合了英伟达的Vera Rubin计算基础设施、Vera CPU和BlueField-4数据处理器，并引入名为NVIDIA Sentry的监控机制。

OpenShell提供用于隔离人工智能代理的运行环境，可以限制代理能够访问的工具、数据和系统资源。NVIDIA Sentry则负责独立监控代理活动，并在发现代理试图越过既定权限边界时采取隔离措施。其设计思路是将部分安全控制放在底层基础设施中，而不是完全依赖人工智能模型自身的安全机制。

这一点对于企业部署人工智能代理尤其重要。代理可能被授权读取内部文件、访问业务系统，甚至执行具有实际后果的操作。如果权限配置不当，或者代理受到恶意输入诱导，就可能造成数据泄露、未经授权的操作或其他安全风险。英伟达希望通过运行环境隔离、权限限制和独立监控，为企业提供更容易管理的部署方案。

目前，其他企业也开始围绕这一架构开展合作。Anthropic正在将OpenShell和BlueField硬件与Claude Managed Agents进行整合，以便为企业代理提供额外的运行隔离和访问控制能力。Salesforce则开发了Slack Admin Bridge for OpenShell，让管理员能够直接在Slack中审核代理的访问请求、批准或拒绝权限，并监控相关活动。

这些合作显示，人工智能代理的竞争正在从模型性能逐步扩展到运行环境、安全管理和企业服务。随着代理开始承担更复杂的工作，企业不仅需要判断模型能否完成任务，也需要确保其在执行过程中遵守权限边界，并能够被持续监控和管理。英伟达希望将GPU、网络设备、软件平台和安全机制整合为一套完整方案，从而提高客户对其技术生态的依赖程度。

黄仁勋此前也多次强调，英伟达不应只被视为一家芯片制造商。公司的业务已经扩展到网络设备、整机系统、企业软件，以及医疗健康、汽车、通信和生命科学等领域。通过提供从计算硬件到软件管理的完整技术体系，英伟达希望在人工智能基础设施的多个环节中获得收入。

不过，软件授权模式能否成为英伟达新的重要收入来源，仍取决于企业客户的接受程度。部分客户可能愿意为稳定运行、安全保障和技术支持支付持续费用；另一些客户则可能选择开源软件、自行开发管理工具，或通过其他供应商提供的方案满足需求。按GPU数量收费也意味着，随着企业部署规模扩大，软件成本可能同步上升，因此客户会更加关注许可范围、合同期限以及是否存在重复付费。

目前，英伟达尚未正式公布这项每块GPU每年约2000美元的授权方案的完整条款，也没有给出具体实施日期。现阶段，这一数字更适合作为黄仁勋阐述软件业务战略时提出的价格示例，而不是已经全面生效的商业报价。

从长期来看，英伟达正在尝试建立一种新的收入结构：硬件销售帮助客户建设人工智能基础设施，软件许可则在基础设施投入使用后持续产生收入，而安全和管理工具进一步提高企业长期使用其平台的意愿。如果这一模式成功，英伟达未来的增长将不再完全取决于每年能够销售多少块GPU，也将越来越取决于客户愿意为运行在这些GPU上的软件和服务支付多少费用。（来源： cnBeta）

7. 从40%到全链路主供：华为Mate 90供应链的七年突围

10月1日，华为Mate 90系列正式发布，起售价5999元，较上一代上涨1000—1500元。余承东将涨价直接归因于存储及上游零部件成本上行。相较产品定价，更值得关注的是其供应链意义，该系列是本土供应链第一次完成从芯片、显示、光学到射频、结构、组装的全链路系统性验证。

七年前，华为旗舰国产化率尚不足40%；如今，核心环节已基本实现本土主供。这一变化背后，不是简单的“国产替代”，而是一套以JDM（联合设计制造）为核心、以“主供+备选+备份产能”为框架的供应链管理体系逐步跑通。

影像供应链：格局稳定本身是成熟信号，外挂模组打开新增量

影像供应链是观察这套体系成熟度的关键窗口。影像属于手机供应链中验证周期最长、工艺耦合度最高的板块，光学、传感器、马达、镜头之间的匹配需要大量联合调试验证，容错空间极小。Mate 90影像供应商框架延续Mate 80主力阵容，这在半年一轮迭代的消费电子行业里本身就是强烈信号：供应格局稳定，意味着参数匹配、良率、可靠性、交付节奏已经跑通，形成可复用的JDM协同体系，华为不再需要反复更换供应商来试错。

供应链唯一明确变动是VCM马达，国产厂商新思考电机替代日系ALPS进入旗舰供应链。VCM单品价值量不高，但对焦行程、响应速度、位置精度直接决定成像一致性，且需要与ISP对焦算法长期联调。这次替换不是低价替代，而是国产精密微型执行器件经过多轮送样、可靠性摸底、小批量爬坡后，正式通过华为长期量产验证。

欧菲光则是影像链的价值重心，同时覆盖模组与镜头，稀缺的双环节供货身份放大了其弹性。面对投资者问询是否供货Mate 90主摄，欧菲光在互动平台称，因签署保密协议无法披露单品供应细节，但公司持续与该头部终端客户在光学模组、定制化光学系统层面深度协同，配合客户新形态影像产品的研发与量产落地。

更大的增量变量是睿影Z10磁吸外挂影像模组。该模组由欧菲光主供，工艺难点集中在磁吸结构的精密导通、磁吸对位公差控制、狭小空间内多光学元器件与传感器及补光单元的协同封装、抗跌落可靠性设计。产业链调研信息显示，欧菲光为此投入了专用设备进行重新测试与工艺验证。据内部数据，该模组良率表现优异，工艺难度与附加值均处于行业顶端。从供应链分工看，睿影Z10重构了手机光学的分工边界，拉动联合光电、宇瞳光学、力鼎光电等传统安防、车载光学厂商切入手机高端光学赛道，跨赛道复用光学设计、镜片研磨、镀膜能力，形成一套独立于机身内置镜头的外挂光学子供应链。

思特威的份额跃迁，则是CIS供应链最核心的变化。Mate 90全系高端主摄、长焦采用思特威LOFIC架构CIS，SCC85XS更是行业首款全流程国产2亿像素长焦传感器。长期以来，高端旗舰主摄CIS由索尼、三星垄断，国产CIS大多局限于副摄、入门机型，核心卡点不仅是芯片设计，还包括晶圆工艺、像素工艺、ISP算法适配、色彩标定整套配套体系。思特威董事长徐辰在9月业绩交流会上透露，2026年下半年将有多家头部终端客户的旗舰机型落地搭载LOFIC HDR 3.0的5000万、2亿像素CIS方案，Mate 90正是该技术方案最重要的落地载体。

财务端亦印证产品结构升级。2026年上半年思特威营收46亿元，同比增长21.48%；归母净利润5.28亿元，同比增长33.15%；手机业务收入17.51亿元仅微增1.19%，在存储涨价、整机控本、行业砍单的大环境下，收入稳住的核心驱动力正是高端旗舰CIS份额提升。

芯片与存储：境内闭环成型，成本结构被存储重构

芯片是整条供应链的基石。Mate 90形成分层麒麟芯片方案：麒麟9030/9035/9050 Pro分别对应不同档位机型，供应链链路完全境内闭环：海思负责芯片设计，国内晶圆厂制造，长电科技、通富微电、华天科技配套先进堆叠封测。从供应链视角看，这条链路的核心意义不在于对标EUV制程，而在于构建了稳定的国内制造、封测产能底座，打通从前端设计、晶圆加工、中介层制备、混合键合到测试分选的境内流转链路，不再依赖境外代工封测资源。

配套模拟、电源、接口、射频类芯片同步本土化，圣邦股份、南芯科技、思瑞浦、卓胜微、唯捷创芯等厂商持续向头部终端供应电源管理、信号链、射频前端芯片，补齐SoC外围芯片矩阵，降低单一系列器件断供风险。

存储是本轮BOM成本重构的核心推手，也是Mate 90涨价的底层原因。存储供应链格局实现里程碑突破：LPDDR5X内存由长鑫存储、NAND闪存由长江存储配套，国产存储颗粒规模化进入华为高端旗舰。长鑫存储在科创板上市相关交流中表示，公司产品持续在高端手机、AI终端等场景加速导入，产品良率、功耗、一致性持续迭代，已经具备进入旗舰平台的条件。在此之前，长鑫产品主要集中于低端终端市场，经过多轮固件调校、颗粒筛选、平台适配之后，如今进入16GB等高配版本。

本轮存储涨价的根源是AI算力优先抢占新增晶圆产能：三星、SK海力士、美光将大量产能转向HBM，挤压消费级DRAM/NAND供给，2026年上半年手机存储合约价相比2025年末涨幅超200%。直接结果是BOM结构重塑：存储在整机物料成本占比从过往10%—15%抬升至30%—40%，超越SoC成为成本第一大项。

显示、结构与组装：多供体系平衡良率、成本与交付

显示板块采用分层供料策略，是典型的按机型价值拆分供应链的管理思路：Pro Max、RS非凡大师高配版本的Tandem双层串联OLED由京东方主供，标准版、Pro版引入TCL华星、维信诺，通过多供应商分摊千万级备货压力，同时倒逼工艺迭代。

京东方在机构交流中介绍，公司Tandem双层串联OLED方案已经完成高端旗舰客户的联合定义与量产落地。该产品并非标准化通用面板，需要与终端自研驱动IC、像素电路、亮度算法、色彩模型深度协同调校，联合开发周期长，权责边界和验证标准由双方共同制定。这标志着面板厂商从单纯面板代工，升级到与终端联合定义规格的JDM模式。

盖板端，三代昆仑玻璃全系标配，蓝思科技承接盖板切割、曲面加工、镀膜、强化工艺，玻璃原片来自重庆鑫景特玻。蓝思科技在调研纪要中提到，公司持续深耕高端AI智能终端玻璃与精密结构件，配合头部客户新旗舰机型做玻璃强化、曲面工艺、可靠性方案迭代，同步推进自动化产线改造，应对高端机型工艺复杂度提升带来的良率挑战。

结构件、连接器、散热、射频、声学、马达等配套环节，共同支撑整机可靠性、信号性能与功耗控制。供应链分工精细，单点看似价值不高，但任何一个环节良率波动都可能拖累整机产出。金属中框、精密结构组件由长盈精密、科森科技、银邦股份配套，不同版本在材料、表面处理工艺上差异化，RS版本加工工序更多、良率管控更严格；高速连接器、BTB连接器由电连技术、立讯精密供货；射频链路形成本土矩阵，卓胜微、唯捷创芯负责射频前端器件，信维通信、硕贝德、华力创通配套天线、射频线缆，适配卫星通信、Wi‑Fi 7、多卡并发的复杂射频需求，射频器件一致性、隔离度、温漂指标需要经过整机暗室联调；声学与X轴马达由瑞声AAC、歌尔股份供货，同步配合整机声学腔体结构设计。

麒麟芯片功耗密度显著抬升，散热系统成为供应链新增价值点，不再是简单的标配辅料。飞荣达在10月8日互动平台被投资者直接问及Mate 90供货情况时公开回应：公司已向该客户新机型提供热管理及电磁屏蔽类产品，产品覆盖VC均热板、热管、导热石墨、微泵液冷等方案；端侧AI芯片算力提升，持续推高单机热管理价值量，公司持续配合头部客户提前做散热方案预研。安洁科技同步配套导热、密封精密功能件，高算力版本升级主动散热结构，散热组件价值量随SoC功耗同步上行。散热供应链的难点在于腔体焊接、流道设计、材料导热系数管控，需要与主板布局、结构件做一体化仿真设计。

EMS组装环节采用分工式外包策略，基于不同机型工艺难度拆分订单：比亚迪电子、光弘科技、福日电子（中诺通讯）分别承接不同版本的SMT、整机组装、测试、包装工序。光弘科技在调研沟通中表示，公司持续承接H品牌高端旗舰的精密组装与整机测试业务，针对千万级备货提前调配坪山基地产线人力与自动化设备，高端机型测试流程更长、良率管控标准更高；受保密协议约束，不披露单款机型份额与出货指引。比亚迪电子深度绑定，同步承接Pro Max大容量电芯、电池PACK、结构件与整机组装，内部配套协同可以缩短物料周转周期、降低跨厂物流与沟通成本。

结语：

从A股上市公司的公开回复与调研口径可以清晰看到，华为供应链已经进入新的阶段，头部厂商不再依靠一次性订单脉冲，而是依靠持续的前置预研、工艺迭代、系统验证，持续拿到高端机型份额；大量中小配套厂商，则需要在成本、良率、交付速度上持续竞争。这套供应链当前的核心课题，是在稳定交付、保障安全的基础上，持续推动工艺良率爬坡、降低制造成本，带动上游设备、材料、辅料、检测设备同步迭代，把大规模验证的体系能力，逐步转化为整条供应链的盈利韧性。

附：Mate 90核心供应商