在数据中心领域，AMD已经大杀四方了。

AMD服务器CPU的市场份额，从2017年的大约0.2%，一路飙升到如今的46%。近十年，AMD从几乎被忽略的挑战者，走到占据市场半数的位置。

今年，AMD更是秒开仙人模式，接连几颗炸弹，一套连招瞄准的是同一个方向：Agentic AI（智能体）。

第一颗，Zen 6架构，在架构层推出专为智能体时代设计的灵活计算底座。

第二颗，第六代EPYC处理器Venice，最高拥有256个核心，在芯片层推出面向Agentic AI带来的CPU产品家族。

第三颗，Helion机架，以CPU为核心调度执行智能体任务，在机架层推出专为Agentic AI设计的机架级参考设计。

美国当地时间11月4日，在拉斯维加斯举行的AMD In Depth大会上，AMD详细拆解了Zen 6的架构设计、Venice的产品布局，以及AI负载下的机架级部署思路，也公布了延续至2030年的产品路线图。

值得一提的是，这次AMD首次深度介绍MEXT内存优化技术。按照AMD给出的测试结果，在特定智能体AI工作负载中，DRAM用量减少50%，系统性能仍可达到全DRAM配置的99%。这也说明，AMD关注的已经不只是计算核心本身。何让数据更高效、更低成本地流向CPU和GPU，开始成为AMD AI基础设施布局中的重要一环。

从核心到处理器，从内存到机架，整条链路都围绕AI时代数据中心展开。AMD这些新产品背后，透露出的不仅是性能升级，更是它对AI时代计算基础设施的重新思考和取舍。

Zen 6炸场，AMD对于AI时代架构的思考

先来看这次最硬核的部分，Zen 6。

此前，AMD已经公布第六代EPYC最高做到256核，但核心内部到底改了什么，说得不是很清楚。这次，AMD把前端、执行单元、缓存和指令集的细节进一步摊开。

AMD架构师Mike Clark在现场谈到，Zen 6同时加强了两个设计点：一头是整颗处理器的吞吐能力，另一头是高频、低延迟的执行能力。对应到产品上，就是Zen 6c和Zen 6。

首先从核心数来看，高密度接住并发，高频加快关键步骤。Zen 6c将单个核心复合体CCX从16核扩大到32核，共享L3缓存从32MB增加到128MB，最高频率由3.7GHz提高到4.1GHz，整颗处理器最高从192核扩展到256核。Zen 6的CCX从8核增加到12核，L3从32MB增至48MB，最高加速频率由5.0GHz提高到5.3GHz。

这两条路线，对应的是智能体时代的AI场景。大量会话、沙箱和工具调用同时运行，需要更多核心承接工作；某些代码执行、数据库访问或串行步骤，又会直接影响整条任务的完成时间，需要更强的单线程性能。

其中还有一个有意思的细节：Zen 6c的浮点调度器为三组、每组60项，高频版Zen 6则为每组46项。Clark解释，频率越高，每个周期留给电路完成工作的时间越短，内部结构也要满足更紧的时序要求。Zen 6c频率目标相对较低，AMD便利用这部分设计空间增加调度资源，让处理器有机会从更多等待中的操作里寻找可以执行的工作。

其次核心增加了，缓存和访存也得跟上。这次Zen 6c的缓存：核心翻倍，L3直接扩大到四倍。按核心数折算，平均每核对应的L3容量从2MB变成4MB，每核还保留1MB私有L2。128MB L3由32个核心共享，活跃核心可以按需使用。对于需要共享数据的程序，更大的复合体也有机会减少跨复合体通信。缓存的作用不难理解。CPU算得很快，去主内存取数据却需要等待。Agent调用的数据库、运行时和工具程序，包含大量分支和不规则访存，把反复使用的数据留在核心附近，可以减少这些等待。AMD还调整了预取策略：线程少、内存空闲时积极一些；大量核心争用带宽时，则控制无效搬运，避免预取本身把通路堵住。核心内部也扩充了寻找可执行指令的空间。Zen 6延续Zen 5打下的双基本块取指与流水线基础，将保存已解码操作的Op Cache扩大到6.75K Ops，最高每周期可以提供18个操作，后续分派宽度为8路。Zen 6c的乱序窗口从448项增至640项，整数物理寄存器从240项增至352项，Load／Store Queue由64／96项增至80／128项。可以把乱序窗口理解为CPU眼前的待办清单：前面的工作等数据，就找后面能先做的。窗口和配套资源扩大，调动工作的余地也更大。这与智能体执行层的负载很相关。它调用的真实软件往往包含大量分支、函数调用和不规则访存，处理器需要在这些复杂路径里持续寻找能推进的工作。

最后从向量计算来看，Zen 6延续512-bit浮点通路，新增完整AVX-512 FP16计算支持。INT8 VNNI执行管线从两路增加到四路，并加入Bit Matrix Multiply位矩阵乘法能力。数据加载则支持每周期两次512-bit，或四次256-bit。两者搬运的数据总量相当，改进在于已有256-bit代码也有机会更充分地利用通路。企业软件更新慢，这种兼顾很实际。

把这些变化放在一起，AMD的思路就比较清楚了：高频核心加快关键步骤，高密度核心承接大量并发，缓存、执行窗口和数据访问能力帮助核心持续工作，向量与系统能力则扩大适用范围。

那么，这些改动带来了多少提升？在固定频率、固定16核测试中，Zen 6c相对Zen 5，在所选企业与云负载上的几何平均IPC提升约20%，AI负载约31%，整体约提升27%。Clark坦率地表示，AMD长期相信CPU会在AI软件生态中占有位置，因而持续加强通用计算、向量能力和系统效率。智能体的兴起，放大了这些设计的价值。这也对应了AMD给Zen 6架构的定位：面向智能体时代的灵活计算。（Flexible Computing for the Agentic Era）。

EPYC 9006排兵布阵：AMD对于AI时代CPU的思考

在AMD in Depth现场，AMD拿出了一颗96核Venice，最高加速频率达到5.3GHz。这颗高频Venice，只是第六代EPYC产品阵容中的一员。SP7还有最高256核的高密度版本，并提供16通道内存；SP8覆盖8核到128核，面向企业服务器；Venice-X用3D V-Cache服务EDA和高性能计算；Verano则用上LPDDR5X，主打AI主机节点的能效。

AMD准备这么多种CPU，和智能体怎么干活有关。过去，用户提出问题，模型给出回答。现在，让Agent完成一项任务，它可能先查数据库，再写代码、运行测试，发现结果不对，还要回头重新执行。用户只下了一次指令，后台却忙了好几轮。模型负责计划和判断，执行这些计划会调动大量CPU资源。

AMD把智能体基础设施里的CPU分成了三种角色：第一类是AI Host Node，给GPU当主机；第二类是Agent Sandbox，为代码执行和工具调用提供沙箱；第三类是通用计算节点，运行企业原有的软件。

给GPU当主机，首先得快。准备数据、提交任务、处理请求，这些步骤如果卡在CPU上，后面的GPU也可能闲着。对这类工作，提高关键线程的处理速度，往往比继续增加核心更有用。现场展示的96核、最高5.3GHz的Venice，瞄准的就是这类需求。AMD还为主机节点准备了另一套方案：Verano。它最高提供192个Zen 6c核心或72个Zen 6核心，采用24通道LPDDR5X-8533，并通过EFB互连降低芯粒间搬运数据的能耗，当然内存使用可更换的SOCAMM模块。这里的LPDDR5X值得多说一句。从今年AMD、英特尔、英伟达推出的智能体CPU来看，大部分配备的都是LPDDR5X产品，比如，英伟达Vera同样采用LPDDR5X和SOCAMM，内存带宽最高约1.2TB/s，主要还是因为数据中心面临日益严峻的电力和散热限制。LPDDR5X最初应用于移动和边缘设备，如今凭借其在提供更高内存带宽的同时，功耗仅为传统DDR5实现的几分之一，向LPDDR5X的转变是服务器架构的一次关键演进。

到了Agent沙箱，AMD又把高密核拿了出来。Agent执行代码、处理文件、调用工具，通常需要在隔离环境里完成。这些任务可能只运行几秒，却会被成百上千地反复启动。服务器既要启动得快，也要同时容纳足够多的任务。SP7的256核、512线程配置，瞄准的正是智能体的并发需求。从测试来看，面对短时工具任务，Xeon 6980P平台的成绩为1，192核Graviton5为1.4，192核Turin为1.7，256核Venice达到2.5。

企业服务器的需求，又与专用AI集群不同。数据库、业务系统、虚拟机和检索服务，不会因为部署了Agent就停下来。原本由人点击、查询的软件，现在可能被Agent连续调用。AI应用做得越深入，后台这些系统也越忙。SP8就是AMD给出的配置。据AMD介绍，SP8的设计来自与大型企业和OEM客户的深入交流。它覆盖8核到128核，采用8通道内存，每通道支持两条DIMM，平台最大TDP为400W。按具体配置，单路系统最多提供128条PCIe 6.0通道，双路最高192条。

企业与云工作负载测试中，以128核Xeon 6980P为基准，256核EPYC 9996在MongoDB（YCSB）中的性能约为3.6倍，MySQL事务处理测试（TPC-C）约为2.8倍，Redis读取测试约为3.5倍。这里有个挺有意思的取舍：相比SP7，SP8的内存通道从16条减到8条，单路PCIe通道上限却从96条增加到128条。存储和业务服务器可能不需要256个核心，却要连接大量NVMe SSD、网卡和其他设备。SP8把配置空间留给这些用途，也让企业不用为了I/O扩展，连带买下自己用不上的最高计算规格。在现场展示的一组服务器整合测算中，AMD给出的结果是：单服务器性能约为原方案的7.4倍，服务器数量减少约86%，五年总拥有成本降低约37%。

这次在工程软件里，AMD再次拿出杀手锏3D V-Cache。

Venice-X最高96核、192线程，配备1152MB L3缓存，最高加速频率达到5.3GHz，单插槽理论峰值内存带宽约1638GB/s。注意，上一代Genoa-X已经做到了96核和1152MB L3。这一轮，AMD在保持核心数和缓存容量的同时，把最高加速频率从3.7GHz提高到5.3GHz，峰值内存带宽从460.8GB/s提高到约1638GB/s，再叠加Zen 6的架构改进。这项用于EDA、工程仿真等软件会反复访问热点数据，大缓存可以减少主内存访问，高频核心加快计算，更高带宽则处理缓存之外的数据。

这次HPC展示里，两组普通Venice的对比，也能看出AMD为何同时保留高密度和高频路线。256核EPYC 9996对比128核Xeon 6980P，AMD给出的所选HPC负载整体性能约为2.2倍。具体到软件，GROMACS约为2.92倍，NAMD约为3.20倍，WRF气象模拟约为2.87倍。对于同时运行大量仿真任务的集群，更高吞吐意味着同一时间能完成更多计算。现场还有一个更直观的案例：完成同一项三天台风预报计算，128核至强GNR平台需要7.38小时，128核Turin需要5.22小时，96核Venice为3.49小时，256核Venice则缩短到2.66小时。

AMD EPYC 9006 SP7 已正式进入量产阶段，将在2026年4季度开始发货；EPYC 9006 SP8版本将在明年上半年发货、针对HPC的EPYC 9006X SP7以及高能效的EPYC 9006LP 将于明年下半年陆续上市。在AMD最新的财报电话会上，苏姿丰表示，新一代Venice EPYC需求火热，OEM、ODM平台订单数量较上一代Turin提升20%。

内存不够又太贵，AMD有新招

这次关于内存，AMD在现场讲了不少。

今年DRAM的需求大家都看到了。10月，通用型DRAM产品DDR4 8Gb（1G×8）的平均合约价格达到27.5美元。2016年6月开始统计时，价格还是2.9美元，涨了约9.5倍。

说实话，AI要用的内存真的很多。AMD现场直言，几乎每次和企业客户交流，都会谈到内存供应和成本。模型参数、向量数据库要占内存，Agent运行时产生的上下文、缓存和中间结果也要占内存。继续买DRAM，成本越来越高；不买，任务又可能跑不下去。

于是AMD拿出了MEXT。

今年6月，AMD收购了MEXT这家公司，把它的内存优化技术带进了自己的数据中心产品布局。简单说，MEXT会把暂时不常访问的数据放到NVMe闪存，让DRAM留给正在频繁使用的数据。这样一来，系统就能用较少的DRAM，承载更多内存数据。原理不难理解。程序运行时，并不是所有数据都在被访问。MEXT先把暂时不用的内存页面搬到闪存，再用预测引擎观察应用的访问规律，提前把可能马上要用的数据搬回DRAM。并且，据AMD介绍，预测引擎可以在单个EPYC核心上运行，并在一秒内针对当前工作负载完成训练。应用运行阶段发生变化时，它会继续调整预测。整个过程不需要GPU。

少装DRAM以后，程序还能跑多快？AMD这次给了具体成绩。在展示的智能体AI负载中，DRAM用量减少50%，性能仍达到全DRAM配置的99%；对于其中最吃内存的一项Agent负载，性能约为全DRAM方案的90%。Synopsys PrimeTime保留约95%的性能，Spark负载则约为99%。

MEXT也可以用于扩容。AMD展示的一套配备约1.4TB DRAM的EDA服务器，在有效内存容量翻倍后，可以同时运行四个PrimeTime作业，吞吐提高约40%。原先内存只能容纳两个作业，另外两个需要排队；扩容后，四个作业可以同时运行，同一套硬件就能完成更多工作。

MEXT支持本地部署、云端、裸机、虚拟机和容器环境，也可用于全新和已有的AMD EPYC系统。在具体实践上，AMD还谈到与HPE的合作：现阶段可在搭载EPYC的HPE系统上运行，后续计划提供预装MEXT和RAMView的系统。另外， AMD自己也在用这项技术。AMD内部已经在145套系统上部署MEXT。按照AMD的测算，如果通过购买256GB DIMM扩容，每条DIMM约需1.55万美元，折合每GB超过50美元；采用MEXT后，单系统扩容成本可降低83%，145套系统预计节省超过500万美元。

Helion登场：AMD对于AI时代基础设施的思考

大会现场，AMD也展示了专为Agentic AI设计的机架级参考设计Helion。Helion是什么？

Helion是AMD在Helios之后推出的、面向Agentic AI的机架级补充方案。与以72块Instinct GPU为核心、面向训练和大规模推理的Helios配合，Helion重点提供CPU执行资源，也可以加入本地推理GPU。

这次，AMD进一步给出了三种参考配置。追求密度的Helion Liquid采用液冷，最高容纳36,864个CPU核心，对应约120kW的机架功率。Helion Air采用风冷，最高16,384核，对应约60kW。还有一套Helion Air＋Inference，在风冷机架内组合最高12,288个CPU核心和16块MI350P，把Agent执行与本地推理放在一起。

到了机架层面，AMD还进一步调整了CPU和内存之间的功耗分配。这项功能叫UPP，统一功耗配置。过去，服务器要按内存可能出现的峰值功耗预留空间，但实际运行时，DIMM未必一直用得上。UPP采集内存功耗，把SoC和DIMM放进共同的功耗预算，再由固件执行约束，让没用满的供电余量有机会用于计算。在AMD给出的特定配置中，启用UPP后，每插槽能够承接的Agent数量最高增加20%。对于已经达到供电上限的机架，多完成这些任务，就不必马上增加相应数量的服务器。

对比Helion与英特尔、Arm和英伟达的机架方案：搭载256核Venice的Helion，单机架最高提供73,728个线程。Helion的线程规模分别约为英特尔288核Clearwater Forest方案、Arm AGI的136核Neoverse、英伟达88核Vera方案的2倍、3.6倍和1.6倍。MEXT降低获得新增内存容量的成本，UPP让供电预算更充分地用于计算。CPU、内存与供电需要一起优化，才能把处理器的吞吐优势保留到整座机架。

在拉斯维加斯，微软AI基础设施副总裁Ananth Sankaranarayanan登台，在现场介绍了Azure围绕Venice平台的产品安排：ND MI455X v7采用Helios服务器，面向大规模AI推理；HXv2采用Venice-X，服务芯片设计和技术计算；HDv2则采用Venice，承担AI数据处理、智能体和HPC任务。其中，微软在现场宣布开放HDv2预览，客户可以申请提前使用。微软展示了一组Spark ETL测试：处理1.3TB数据集，搭载两颗256核Venice的HDv2，性能达到其所选在售替代平台的1.8倍。微软也谈到，AMD芯片设计团队正在推进向新一代Azure HX实例迁移。

戴尔、HPE、联想、超微（Supermicro）和思科等合作伙伴也来到现场，介绍了各自与AMD合作的进展。戴尔正在将Venice纳入存储和AI数据平台设计；HPE谈到了Helios机架网络合作，以及通过OpsRamp等工具管理系统；联想介绍了基于SP7平台、覆盖全液冷HPC和常规企业应用的服务器设计；超微强调按工作负载搭配CPU、内存和I/O；思科则关注计算节点之间的网络连接和规模扩展。

据了解，当前，已有超过10款Helion认证机架，首批从2026年11月开始提供。

AMD未来五年路线图

2017年，AMD推出第一代EPYC，最高32核。彼时首先要做的，是让服务器市场重新相信自己。到了今天，EPYC已经成为AMD数据中心业务的重要支柱。

最新财报中，AMD第三季度数据中心业务收入达到85.46亿美元，同比增长97%，占公司当季总收入约64%。从数据中心业务的收入看，今年以来前三季度分别为：57.75亿美元、67.18亿美元和85.46亿美元；预计Q4将接近128亿美元。这其中，既有EPYC的贡献，也有Instinct加速器的增长。

AI时代对于CPU的需要，也是历史给予AMD的一份礼物。多年积累的架构、企业软件兼容性和云平台合作……AMD已经准备好了GPU、网络芯片与软件等等，Helios、Helion把它们配成系统，服务器伙伴再根据客户的用途完成设计和交付。这也是AMD作为AI基础设施供应商的实力所在。

从架构、核心密度、内存带宽，到不同产品配置和客户进展，Venice已经交出了一份完整的答卷。EPYC Venice，领先一代。后续路线，AMD已经排到了2030年。Venice已于今年第三季度启动出货；第七代EPYC Florence预计2028年推出，将采用新一代制程，并加入AI Compute Extensions；第八代Ravenna预计2030年到来。按这条路线，AMD计划大约每两年推进一代服务器CPU。

AI正在重塑全球计算产业的格局，当AI掀起新一轮基础设施建设浪潮，AMD已经具备了参与其中、持续向前的实力。正如苏姿丰曾说：“我们从未处于如此有利的位置。”