后摩尔时代,传统晶体管几何微缩放缓,制约了高性能AI芯片的经济性与规模化发展。为此,以“韬(τ)定律”为代表的新范式出现,通过3D堆叠多功能芯片,降低系统级延迟,提升等效集成密度。在边缘端,信息处理面临时延、功耗及数据访存开销等挑战,因此采用三维集成架构,将传感、缓存与计算单元垂直堆叠在核心逻辑处理单元上,构建“感存算一体化”的低延时、高能效边缘AI芯片,成为重要技术方向。