搜索
实验室关于大模型容错和FHE统一硬件架构等三篇论文被DAC2026录用
3 小时前
近日，中国科学院计算技术研究所处理器芯片全国重点实验室的两篇论文被电子设计自动化领域顶级会议DAC 2026接收。第一篇论文《STAC: Spatial-Temporal Activation Contextualization for Resilient LLM Inference》针对大语言模型（LLM）推理的容错性展开研究，提出了一种时空激活上下文化方法，通过优化模型激活值的时空特性，显著提升了LLM在资源受限环境下的推理鲁棒性。第二篇论文《Chimera: A Unified FHE Accelerator with Enhanced Compatibility for TFHE》聚焦全同态加密（FHE）领域，设计了一种兼容TFHE等主流方案的统一硬件加速架构，通过算法-架构协同优化，解决了现有FHE加速器在兼容性和性能方面的瓶颈问题。DAC会议是电子设计自动化领域的国际顶级会议，本届会议录用率仅为23%，这两篇论文的入选体现了实验室在智能计算与安全计算方向的前沿探索成果。
