知情人士透露,台积电正开发名为CoPoS(Chip-on-Panel-on-Substrate)的前沿芯片封装技术。该技术采用“化圆为方”理念,以玻璃或蓝宝石方形载具替代传统圆形硅中介层,用矩形面板基板(如310x310mm、750x620mm)提升封装面积利用率至81%至95%以上,远超传统300mm圆形晶圆。CoPoS旨在降低单位面积封装成本约10%至30%,并支持集成更多Chiplet芯粒与高带宽内存,理论峰值带宽有望突破13-15TB/s。该技术主要面向下一代AI训练/推理芯片、高性能计算芯片及5G通信芯片等应用。台积电CoPoS中试生产线已于2026年2月启动设备交付,整条产线预计6月全面建成,量产预计于2028年底至2029年上半年实现,量产据点包括嘉义AP7厂与美国亚利桑那州厂。英伟达预计将成为首发客户,AMD、博通等为潜在客户。
