随着人工智能与高性能计算应用的迅猛发展,市场对高容量、高带宽存储的需求急剧攀升。然而,高速SRAM受限于6T结构,难以实现高容量;片外DRAM则因访问延迟较高,无法满足高带宽需求。在此背景下,基于IGZO的2T0C架构因其可后道集成于逻辑芯片之上的特性,被视为兼顾高容量与高带宽的理想解决方案。但目前2T0C DRAM的研究仅限于平面和垂直4F²架构,缺乏单步多层的三维集成方案,限制了密度的进一步提升。