2026年5月25日,华为半导体负责人何庭波在中国科学院科技论文预发布平台ChinaXiv首次发布《面向多层级电子系统的时间缩微理论》预印本(V1版本),旨在为后摩尔时代的半导体演进探索新路径。7月3日,何庭波发布V2版本,补充了大量工程细节、实测量化数据及产品演进路线,进一步完善了以时间常数τ为核心的后摩尔时代缩放理论体系。该理论提出以时间常数τ替代晶体管面积作为优化目标,通过逻辑折叠等技术,从晶体管到数据中心工作负载,横跨十二个数量级进行优化。论文展示了移动SoC和AI系统领域的两项工程验证成果,表明τ缩放理论在提升晶体管密度和能效、硬件集成度方面具有显著效果。
