搜索
联发科首度确认ASIC项目采用英特尔EMIB-T封装
2 小时前
/ 阅读约2分钟
来源：集微网
联发科确认其ASIC项目采用英特尔EMIB-T封装技术，结合台积电设计技术优化，帮助客户开发高性能ASIC产品。EMIB-T具备高性价比，联发科双轨并行策略分散风险。
在近日举行的业绩说明会上，联发科首次公开确认，其ASIC（专用集成电路）项目已采用英特尔EMIB-T先进封装技术。这一表态较今年4月底的模糊口径有了明显具体化——彼时联发科CEO蔡力行仅透露公司正同时投资两套封装方案，以应对不同客户需求，并称第二种方案“在技术层面效果不错”。
而在说明会上，蔡力行给出了更清晰的定位：联发科作为数据中心客户的重要合作伙伴，正通过与台积电深度协同的设计技术优化，以及与主要先进封装伙伴的紧密配合，结合自身在2纳米等先进制程设计上的积累和强大的架构工程能力，帮助客户运用CoWoS与EMIB-T两种技术路径，开发各类超大芯片尺寸的高性能ASIC产品。
英特尔EMIB属于2.5D封装方案，其核心特点是用微小硅桥搭配多层布线取代大面积硅中介层，同时支持HBM（高带宽内存）集成，英特尔宣称该方案在当前AI应用场景中具备较高性价比。根据英特尔披露的资料，EMIB今年预计可实现八至十倍光罩尺寸的复合面积，以较低成本提供高密度算力。其中EMIB-T版本进一步加入硅通孔（TSV）技术，便于客户从其他封装方案迁移设计，降低转换门槛。
联发科同时押注台积电CoWoS与英特尔EMIB-T两条封装路线，反映出在当前AI基础设施需求井喷的背景下，封装已成为芯片整体解决方案的核心竞争维度之一，而不再仅仅依附于制程工艺。这种“双轨并行”的策略，既是为了分散供应链风险，也是为了更灵活地匹配不同客户在成本、性能和交付周期上的差异化需求。
