搜索
中国科学院实验室关于可信执行环境和全同态加密硬件加速的两篇论文被DAC2026录用
3 小时前
近日，中国科学院计算技术研究所处理器芯片全国重点实验室在全同态加密芯片架构创新方面取得新进展，其两篇论文《Hypnos: Memory Efficient Homomorphic Processing Unit》和《Ares: High Performance Near-Storage Accelerator for FHE-based Private Set Intersection》被电子设计自动化领域顶级会议DAC 2025接收。Hypnos针对全同态加密应用中内存利用率低、通信开销高的问题，提出了一种创新的异构硬件加速架构，通过软硬件协同设计，显著提升了内存利用率，减少了PCIe通信量和通信开销，并提升了端到端性能。Ares则聚焦于全同态加密隐私集合交集协议，提出了首款硬件-软件协同设计的近存储加速器，通过优化重线性化操作和任务解耦策略，显著提升了硬件利用率和性能，同时降低了能效比。DAC会议自1964年创办以来，始终引领全球电子设计自动化领域的创新与发展，被誉为“芯片设计领域的风向标”。
