西安电子科技大学模拟集成电路重点实验室的赵潇腾、朱樟明团队在高能效高速数据接口芯片领域取得重要进展。该团队基于65nm CMOS工艺,研发出一款9–21 Gb/s倍频亚采样型(FXSS)时钟与数据恢复(CDR)电路。这款电路具备高能效、小面积的特点,同时能有效抑制带内带外噪声,采用无电感架构,并内嵌1:3解复用器。这些特性显著降低了高速串行接口中时钟恢复、数据重定时和片上时钟分布的面积与功耗开销,适用于数据中心多通道SerDes接口、超短距芯粒互连等场景。相关成果已发表在《IEEE Journal of Solid-State Circuits》上。
