近日,中国科学院微电子研究所研究人员基于自主研发的垂直沟道技术,成功研发出优于互补场效晶体管架构(CFET)的单片集成互补垂直沟道晶体管结构(CVFET)。该结构采用与CMOS制造工艺兼容的双侧面技术,通过两步外延工艺控制纳米片沟道厚度和栅极长度,实现n型和p型纳米片晶体管的上下堆叠和自对准一体集成。CVFET具有优异的电学特性,上下层器件亚阈值摆幅分别为69 mV/dec和72 mV/dec,漏致势垒降低分别为12 mV/V和18 mV/V,电流开关比分别为3.1×10⁶和5.4×10⁶。其CMOS反相器在1.2 V电源电压下增益为13 V/V,在0.8 V工作电压下,高电平噪声容限和低电平噪声容限分别为0.343 V和0.245 V。相关研究成果已发表在IEEE Electron Device Letters上。